¿Cómo acceder a los pines del mapa de selección (hardware y software) en la placa de desarrollo Virtex 5?

1

Estamos intentando conectar una Raspberry Pi con un Dev Virtex 5. Tablero para leer la memoria de configuración. Hemos decidido utilizar el protocolo de selección de mapas y entendemos las señales involucradas y la secuencia de comandos.

Pero, ¿dónde están estos pines en la placa, está cableado o deberíamos poner los pines en el archivo ucf? ¿O hay algún otro para acceder a estos pines?

No podemos encontrar la respuesta en ninguno de los documentos de recursos de Xilinx. La placa en general es la placa de desarrollo Virtex-5, en particular XUPV5-LX110t

    
pregunta Harsha

1 respuesta

1

Los pines de programación están cableados a los chips de flash (SystemACE y Platform Flash: U2, U4, U5). Esto se documenta en el archivo ML50x Schematic .

Podría usar la interfaz JTAG (J1) como lo hace un programador regular. Si es así, necesitas Raspberry Pi para hablar sobre el protocolo JTAG.

Una solución alternativa es cargar un diseño de programador flash al FPGA que interconecte el chip flash a un enlace común como UART. IMPACT lo utiliza para cargar archivos de bits en la memoria flash para su almacenamiento permanente. Primero carga un diseño en el FPGA y luego usa este diseño para mover los datos de JTAG a través del FPGA a la memoria flash.

    
respondido por el Paebbels

Lea otras preguntas en las etiquetas