Entiendo por qué las ADL se utilizan para el diseño de chips. Pero no pude ver ninguna razón por la cual las ADL no sean buenas para el diseño del tablero.
¿Esta pregunta se hizo en mi examen la semana pasada?
¿Alguien puede explicar?
Editar: ADL significa lenguaje de descripción de la arquitectura
Nunca antes había escuchado el término ADL, pero suponiendo que ADL es un término más amplio para HDL (descripción de hardware), lo intentaré. Las placas son una colección de circuitos interconectados, y un esquema describe estos circuitos en forma abstracta.
Los esquemas, sin embargo, no especifican una serie de detalles importantes relacionados con la física y la mecánica de cómo funcionan esos circuitos en el mundo real, y eso es lo que aborda la tarea de Diseño. Es decir, "conectado eléctricamente" no es suficiente para muchos circuitos / redes. Sería muy difícil expresar categóricamente relaciones como "el condensador C1 debe colocarse cerca del pin 13 de IC4" o "enrutar estas señales como un par diferencial de 100 ohmios con respecto a la pila de la placa", por ejemplo, de manera suficientemente sintaxis precisa pero no demasiado rígida, por no hablar de cómo expresar la capacidad de relajación y la prioridad de las restricciones expresadas.
Tal vez algún día se pueda reemplazar una entrada esquemática con HDL, pero ya existen flujos de trabajo buenos, probados y verdaderos con las herramientas modernas EDA / CAD para el diseño de tableros, por lo que las ganancias deberían ser sustanciales y demostrables para Hay que haber un cambio de paradigma.
Probablemente la razón por la que los HDL son la forma en que se hacen las cosas en los FPGA, por ejemplo, es porque el dominio está lo suficientemente limitado para que todo lo que quieras hacer sea expresable en un lenguaje formal. Sería engorroso tener que dibujar todos sus circuitos lógicos cuando RTL es una forma más "natural" de expresarlo (pero la entrada esquemática solía ser parte del diseño de FPGA, y honestamente todavía creo que usted debería saque la lógica de todos modos antes de convertirla a HDL, pero estoy divagando). Sin embargo, con elementos analógicos involucrados, su capacidad para restringir adecuadamente el espacio del problema es un gran problema. Odio decirlo, pero hay mucho "arte" involucrado en la integración a nivel de consejo. Solo mis dos centavos.