Problema de OrCad: simulación de circuito lógico ... salida ambigua

1

Después de simular el siguiente circuito lógico (en OrCad), la salida resultante -'y 'no está clara. Me parece que todo está bien, pero el resultado es ambiguo.

¿Puedes, por favor, explicar cuál es el problema aquí? Gracias de antemano.

  

El Circuito:

  

Eleditordeestímulos:

  

Elresultadodelasimulación:

    
pregunta I.Gandakov

1 respuesta

1

El problema es el elemento 'VCC' .

Tenía la intención de usar 'VCC' para establecer la entrada en el estado lógico permanente '1' , pero esa no es la forma correcta de hacerlo (usando 'VCC' Elemento, la salida de la simulación, en mi caso y , serán dos líneas rojas paralelas, una para el estado lógico de '1' y la otra para '0'. estado lógico).

Como ya mencioné en esta publicación , " La parte 'PULLUP_1k' en la biblioteca 'DIG_MISC', proporcionará 'permanente alta a una entrada '".

Entonces, después de haber puesto 'PULLUP_1k' en lugar de 'VCC' , el resultado de la simulación fue correcto.

    
respondido por el I.Gandakov

Lea otras preguntas en las etiquetas