¿Los buffers de E / S de los circuitos integrados están diseñados para tener una impedancia de 50 ohmios?

Muy pocos lo hacen. Si la hoja de datos de su chip no dice que tiene una terminación de 50 ohmios, es casi seguro que no.

La lógica tradicional CMOS y TTL no proporciona una terminación coincidente, aunque algunos tipos especializados (¿controladores de línea?) podrían hacerlo. Normalmente, los controladores son de baja impedancia y los receptores de alta impedancia (con algo de capacitancia).

La lógica ECL tradicional (lógica acoplada por el emisor) no proporciona una terminación coincidente, aunque esta familia se usa a menudo en frecuencias en las que es deseable una terminación (externa). Por lo general, los controladores son de aproximadamente 5 ohmios y los receptores de 2 o 3 kohms. Algunas partes más nuevas diseñadas para frecuencias muy altas (¿más de 2 Gb / s?) Pueden proporcionar una terminación en el chip para las entradas (que pueden requerir una conexión externa para establecer un voltaje de terminación).

CML es el único tipo de lógica que conozco que generalmente proporciona fuentes y receptores emparejados.

LVDS No uso lo suficiente como para saber lo que es típico.

Para chips de RF, consulte la hoja de datos. Algunos lo harán y otros no proporcionarán la terminación en el chip.

Una de las ventajas de no tener una terminación en el chip es que esto deja al usuario libre para usar una impedancia de traza alternativa como 75 u 85 ohmios. También permite que múltiples receptores se conecten a un solo controlador.

No, los 50 ohmios no son una convención para que las pistas de PCB transporten señales. El 50 Ohms es un estándar para cables coaxiales e interconexiones correspondientes - docenas y docenas de varios conectores SMA / SMB, BNC, tipo N, etc.

De hecho, las trazas típicas (delgadas) de PCB tienen una impedancia característica de 65 - 80 - 100 Ohm en una acumulación típica (7 mils o 12 mils de FR4 entre el plano de tierra y la capa de señal). Los rastros finos generalmente son necesarios para mantener una densidad razonable de componentes en una PCB.

Sin embargo, si se requiere una E / S de alta frecuencia de alta calidad para coincidir con la interconexión de 50 ohmios, se debe tener especial cuidado, se deben diseñar subestados delgados y trazas más anchas, lo que requiere mucho más espacio en la placa, y por lo tanto, añade el costo.

La adaptación de la impedancia generalmente se necesita en frecuencias de 100MHz y superiores, lo que no es el caso para muchas aplicaciones MCU. Por lo tanto, no hay necesidad de gastar dinero en lo que no se necesita.

La lógica digital simple (CMOS, TTL) utiliza buffers de salida simples, solo un par complementario de FET de tamaño adecuado, para proporcionar cierta corriente de la unidad. En los circuitos integrados CMOS de baja potencia, la resistencia típica de la unidad es de 2 mA a 4 mA. Esto le dará una coincidencia razonable para manejar bien los rastros de 80 a 100 ohmios. Un controlador con 6 - 8 mA de potencia de manejo proporciona una aproximación razonable a un controlador de 50 ohmios. Las etapas del controlador que entregan 25 mA o más necesitan una red coincidente para funcionar con redes de 50 ohmios. Y aún así, las formas de onda estarán lejos de ser perfectas, ya que la impedancia de los transistores de salida no es una constante durante el cambio de señal.

Un búfer de salida con verdadera impedancia controlada (y con velocidad de respuesta controlada) consta de CIENTOS de transistores, si no más. Aproximadamente una docena (o dos) de ellas se utilizan como escalas de múltiples etapas, mientras que el resto proporciona varias temporizaciones para el control gradual (secuencial) de las etapas de salida, y una lógica de interfaz (registros y medios para acceder a ellas de manera segura) para almacenar usuarios -controles definidos. Estos buffers generalmente tienen un circuito de calibración común (para un bus o un carril) (que usa uno o un par de resistencias externas), que establece algunos circuitos analógicos y proporciona el valor requerido para la terminación. Muchos diseños incluyen circuitos complicados que implementan la recalibración automática de los controladores en caso de cambios de voltaje / temperatura. Todo esto no es barato y requiere de bienes raíces de silicio, y es la razón por la que no todas las MCU tienen su impedancia de E / S controlada.

Es una convención, pero tenemos muchas convenciones.

Mencionó DDR3, así que aquí está Altera sobre el tema .

  

La SDRAM DDR3 usa un   Salida de impedancia programable de búfer. Actualmente, hay dos unidades de fuerza   Configuraciones, 34Ω y 40Ω.

.. pero sus diagramas posteriores muestran trazas de 50Ω y terminación en el troquel ("ODT").

El USB requiere una impedancia diferencial de 90Ω.

Supongamos que tiene oscilaciones de 2,5 voltios a una impedancia de 50 ohmios. Supongamos que tienes 16 de esos rastros. 1 voltio y 50 ohmios requieren 20 mA; 2.5v requiere 50mA. 16 de esas señales requieren 800 miliAmps.

Al pasar esa cantidad de corriente en 1 nanosegundo, a través de la inductancia total de 1nanoHenry (si puede alcanzar ese nivel bajo), aún se genera una descarga de 0,8 voltios en el riel del chip, ya sea GND o VDD (MCU con nivel bajo o MCU con nivel alto).

Por lo tanto, varios pares VDD / GND dedicados están dedicados a buses de datos tan amplios. Costoso en el uso de pin.

Sin embargo, supongamos que las trazas son 50 pF cada una, necesitando oscilar 2.5 voltios en 1 nanosegundo. ¿Qué es la corriente?

$$ I = C * dV / dT $$

o I = 50pF * 2.5v / 1nS = 125 miliamperios por cada una de las 16 salidas.

Por lo tanto, 50 ohmios pueden no ser el problema. Las capacidades de traza / ESD se convierten en el desafío.