Infracciones de tiempo en la interfaz de Flash con MSP430 usando la interfaz SPI

En general, se cree que estos son los tiempos que uno necesita para preocuparse por ellos mismos, como la velocidad del SPI bus Aumenta. Si no opera el bus SPI en su límite superior, no debería preocuparse por estos horarios.

Un diagrama de tiempo etiquetado para cada parte ayudaría.

Pero, adivinando, el tiempo de retención de datos es probablemente la cantidad mínima de tiempo necesaria para que los datos de MOSI sean estables para que el flash lo retenga. El tiempo de retención de datos de salida de SIMO (también conocido como MOSI) es probable (como usted indicó ) el punto donde el maestro cambia los datos relativos al siguiente cambio de reloj maestro. El punto aquí puede ser que si el período del reloj maestro es menor que 8ns + 3ns = 11ns, puede que no sea lo suficientemente largo para que el esclavo retenga los datos de manera confiable. Es decir, el maestro puede cambiar los datos demasiado rápido para el esclavo.

Continuando, el reloj del esclavo de bajo a tiempo válido es de 7 ns como máximo. Y el tiempo de configuración de datos de entrada SOMI (también conocido como MISO) del maestro es de 25 ns como mínimo. Esto puede ser un poco complicado. Puede ser que el maestro esté listo para enganchar los datos después de que el maestro haya cambiado la salida del reloj. O podría ser que tengamos que esperar 25 ns después de asegurarnos de que la salida de datos del esclavo es correcta. En cuyo caso debemos esperar 7ns + 25ns = 32ns antes de asegurarnos de que podemos bloquear con éxito los datos MISO.

Usando solo estas restricciones, ya que podría haber otras que deban considerarse, tenemos un reloj de bus SPI máximo de aproximadamente 15MHz. A menos que necesite transferir grandes cantidades de datos, esta velocidad parece mayor que la que la mayoría de los diseñadores utilizarían.