¿Cuáles son las tareas típicas de un ingeniero de verificación de diseño? [cerrado]

Navega tus respuestas
1

Estoy bastante confundido sobre cuáles deberían ser las tareas típicas de un ingeniero de verificación de diseño en ASIC Design. En mi experiencia, estas son las cosas que hago:

  • Crear plan de verificación
  • Crear plan de arquitectura de banco de pruebas
  • Construye el banco de pruebas
  • Crea los testcases
  • Ejecute la regresión RTL para verificar el DUT hasta que la cobertura sea del 100%
  • Ejecutar GLS

Ahora, no sé si lo siguiente sigue siendo responsabilidad del Ingeniero de verificación de diseño:

  • Depurar la RTL (¿Es esta una tarea del ingeniero de diseño de RTL?)
  • Linting (¿Es esta una tarea del ingeniero de diseño RTL?)
  • LEC (¿Es esta una tarea del ingeniero de diseño RTL?)
  • Síntesis (¿Es esta una tarea del ingeniero de diseño RTL?)
  • STA (¿Es esta una tarea del ingeniero de PNR?)
  • Tiempo de depuración (tarea del ingeniero de diseño RTL o del ingeniero PNR)
  • Generar SDF (¿Tarea del ingeniero de diseño de RTL o del ingeniero de PNR?)

Gracias.

    
pregunta ReubenMijares

1 respuesta

1

Tus primeras conjeturas parecen correctas. Deberías crear y ejecutar testcases para verificar la funcionalidad de la RTL.

Para los otros elementos, he enumerado cómo los clasificaría.

Definitivamente va a variar entre las empresas. Pero en general yo diría:

  • Depure el RTL (ingeniero de diseño de RTL; ingeniero de diseño de circuitos si desea probar una implementación diferente a la forma en que se codificó originalmente)
  • Linting (RTL Design Engineer, a veces se pasa de un mal RTL, luego se convierte en el trabajo de Design Engineer)
  • LEC (Ingeniero de diseño de bibliotecas en celdas individuales; RTL vs. Esquema es Ingeniero de diseño de circuitos, RTL vs. RTL puede ser Ingeniero de diseño RTL) También existen otras herramientas de equivalencia, como simbólicas, que podrían usarse.
  • Síntesis (Ingeniero de diseño de circuitos en bloques críticos; Ingeniero de diseño físico en la lógica de pegamento de nivel superior)
  • STA (ingeniero de diseño de circuitos en bloques críticos; ingeniero de diseño físico en el nivel superior)
  • Tiempo de depuración (Ingeniero de diseño de bibliotecas en celdas individuales; Ingeniero de diseño de circuitos en bloques críticos; Ingeniero de diseño físico en el nivel superior)
  • Generar SDF (Ingeniero de diseño de bibliotecas en celdas individuales; Ingeniero de diseño de circuitos en bloques críticos; Ingeniero de diseño físico en el nivel superior)

¡Dependiendo de qué tan salvaje es tu compañía, podrías hacer todo esto!

    
respondido por el jbord39

Lea otras preguntas en las etiquetas

Simulador VHDL sumador completo, pregunta de tiempo Ayuda a identificar el componente