Estoy intentando diseñar un PCB que tendrá 8 controladores de lado alto. Estoy luchando con el diseño del PCB, porque parece que la almohadilla en la parte posterior del chip no es lo suficientemente grande para llevar la corriente máxima para la que está calificado.
El FET es un VN7020AJTR . De acuerdo con la hoja de datos, tiene una capacidad máxima de 45 amperios con limitadores de corriente internos. De acuerdo con la calculadora de traza de PCB que estoy usando, necesitaría un cobre de 32mil (o aproximadamente .8mm) de grosor en la PCB para manejar una traza de solo 2.2mm de ancho (el teclado de entrada en el FET es 2.2x2.9mm).
Eso es justo en el FET. Habrá múltiples FET, y necesitamos manejar hasta 100A en total (estamos limitando el software), necesitaría trazas de 11 mm de ancho.
El límite de 100A es bastante fácil, puedo complementar la capacidad actual conectando una barra de bus, pero todavía necesito los rastros para manejar la corriente en el pad.
Incluso consideré colocar la barra de bus en la parte posterior de la placa y usar varias vías para transportar la corriente a cada pad. Sin embargo, no he calculado cuántas vías necesitaría. Estoy seguro de que son varias.
Ahora la pregunta, ¿Son mis cálculos correctos? ¿Necesito esa cantidad de cobre solo para conectarme al FET (suponiendo que se agregue una barra colectora de cobre) y cómo averiguo cuántas vías necesito si la barra colectora está en la parte posterior?
Si esto es casi exacto, podría ser mejor para mí dividir los FETS en una placa separada de los circuitos lógicos.
