Salidas sincronizadas de origen de borde alineado

En las interfaces síncronas del sistema, eso es, de hecho, una infracción de retención. Normalmente, queremos que todo se capture SOLO en el siguiente borde del reloj.

En las interfaces síncronas de origen alineado con el borde, el reloj se regenera y alimenta al receptor junto con los datos con un mínimo de sesgo de línea a línea.

Una muestra del mismo documento:

Elrelojdelanzamientoylosrelojesdecapturason,porlotanto,dosdominiosdereloj.Silaconfiguración/retenciónsehavioladoono,dependedecuálseanuestraoperacióndeseableenestecircuito.

Aquí,nuestraoperacióndeseadaescapturarlosdatosenelmismobordedelrelojquesetransmitejuntoconlosdatos.Porlotanto,nuestracomprobacióndelaconfiguraciónserealizaráentrelosMISMOSylacomprobacióndelaretenciónserealizaráentreelflancodelanzamientoylafranjadelrelojANTES.Peropordefecto,elanalizadordetiempoverificarálaconfiguraciónymantendráentreelsiguienteyelmismoborde,respectivamente.Porlotanto,informamosdenuestrorequerimientoalanalizadordetiempomediantelarestriccióndemúltiplesrutas:

Las restricciones de tiempo pueden ser complejas para la fuente síncrona. Los documentos parecen cubrir bien todos los aspectos.

Algunas unidades, como la memoria DDR, usan ambos bordes del reloj para acceder a los datos más rápido invirtiendo relojes y multiplexando desde dos registros para maximizar el impacto.

Independientemente de dónde se encuentre la velocidad de datos doble o la memoria del reloj de borde único, como un simple cierre de bus síncrono, las características de sincronización siempre se indican en la especificación . y definido por el borde activo, la latencia, la configuración y el tiempo de espera.