Estoy viendo la creación de prototipos de un diseño que planeo construir usando logisim. El diseño utilizará un IC FIFO (74HC40105) como un búfer entre un proceso productor de datos y un proceso consumidor de datos. Sin embargo, no puedo ver una manera razonable de construir el comportamiento de FIFO a partir de los componentes básicos que proporciona Logisim.
Un registro de desplazamiento no es correcto, ya que requiere que los datos se ingresen por adelantado para llenar el búfer, mientras que con el FIFO los datos están disponibles en la salida después de agregar el primer elemento; No necesito esperar a que se propague a través de todas las etapas.
Consideré simularlo utilizando una memoria RAM y leer y escribir punteros a un búfer circular, pero la desventaja es que (como se señala en la descripción de este proyecto que utilizó el enfoque) no se puede cambiar dentro y fuera en el mismo ciclo , lo cual se debe a que la memoria RAM de Logisim solo tiene un único puerto de dirección, por lo que no puede manejar la lectura y escritura simultáneas de puerto dual verdadero (usted podría implementar uno de esta manera en un FPGA, por ejemplo, porque generalmente son compatibles con RAM de doble puerto).
¿Hay alguna otra forma que no haya considerado que haría posible implementar un FIFO que permita que tanto el productor de datos como el consumidor operen de manera totalmente independiente en logisim?