Me gustaría codificar un fsm de un solo calor en vhdl. He hecho muchos en verilog pero mi empleador actual prefiere vhdl. En verilog usaría la "declaración de caso inverso" (caso 1'b1) para comparar cada bit en el vector de estado en paralelo. Luego, con un pragma de caso paralelo o una declaración "única" en el sistema verilog, sintetizamos el resultado correcto.
Pero ... Vhdl no parece permitir una declaración de caso inverso. No hay necesidad de parallel_case ya que el caso siempre es paralelo en vhdl. El mejor ejemplo que encontré, del artículo de Steve Golson (¡en 1994!) Usa declaraciones en cascada si. No hay "otra cosa", pero me parece que estos deben convertirse en codificadores de prioridad y no en una verificación de estado paralela. Así que estoy un poco perdido.
Preguntar a los compañeros de trabajo no ayudará, nadie usa este estilo de codificación y estoy tratando de mostrarles qué tan bien funciona. Pero tal vez hay una razón por la cual estos chicos de vhdl no lo usan ...