Serialización de 4 canales a 1

Navega tus respuestas
1

Siga el documento en este enlace .

Tengo una señal NRZ de 10 Gbps generada que se debe enviar a un MUX 4: 1. El sistema contiene tres componentes: el chip de enlace en serie consta de tres macros individuales: transmisor, receptor y una interfaz de puerto paralelo mejorado para PC (EPP). El transmisor consta de un multiplexor 4: 1 (MUX) y un filtro de respuesta de impulso finito (FIR) de 8 tomas.

El enlace funciona a 10 GHz, que es más rápido que las velocidades de reloj CMOS típicas para este proceso; se requiere multiplexación para combinar datos más lentos en un flujo de bits de 10 GHz. Suponiendo que el reloj CMOS es de 2.5 GHz, el multiplexor CML 4x1 controla cuatro bits cada ciclo de 2.5 GHz. Cuatro fases de reloj de 2.5 GHz son las señales de selección al multiplexor. Por ejemplo, cuando las fases 0 y 1 son altas, el multiplexor selecciona el bit 0. Cuando las fases 1 y 2 son altas, se selecciona el bit 1.

  • Pregunta 1: Cómo manejar el multiplexor 4: 1 con cuatro bits cada ciclo de 2.5 GHz y una señal de 10/4 Gbps como entrada para cada uno de los 4 canales y también hacer lo contrario en el receptor que tiene un 1: 4 demultiplexor? ¿Existe un circuito / regla general para que se pueda aplicar el mismo a MUX de otras categorías para diferentes velocidades de bits?

  • Pregunta 2: ¿Esto también se llama serialización? ¿Cuál es la diferencia entre la serialización y la función de MUX?

  • Pregunta 3: ¿Existe un requisito de un convertidor ADC y PLL / DLL para conectar el transmisor y el receptor?

  • Pregunta 4: ¿Cuál será el valor del número de parámetro de Muestras en el bloque del Diagrama de Ojos Discretos para una señal de 10Gbps?

pregunta SKM

1 respuesta

2

  1. El número de bits por segundo debe ser el mismo tanto dentro como fuera del MUX; la diferencia es que hay más bits simultáneos y, por lo tanto, una velocidad de muestreo más lenta, en un lado. Entonces, su MUX toma 4 bits por 0.4 ns y genera 1 bit por 0.1 ns. Su pregunta puede implicar algo más, pero no está claro. "Cómo conducir" parece obvio: conduzca 4 bits y manténgalos constantes cada 0,4 ns. Asegúrate de que todo esté en fase; use longitudes de traza coincidentes y serpentina si es necesario.

  2. Sí, esto es serialización. Está convirtiendo datos paralelos de 4 bits a datos en serie.

  3. Lo más probable. Su transmisor está utilizando su filtro FIR para limitar el ancho de banda de la señal, es decir, no está tratando de eliminar 0.01 ns o así los tiempos de borde, lo que requeriría un ancho de banda mucho mayor del que le proporcionará el cableado. Así que el receptor necesita alguna forma de detectar e igualar la señal, recuperar el reloj y muestrearla. Eso requiere al menos un PLL, probablemente más.

  4. Esa es una pregunta difícil, porque depende del ancho de banda que esté usando su señal. Solo necesita alrededor de 2 muestras por bit para recibir la señal si usa la ecualización digital y 1 muestra por bit si se realiza la ecualización antes de la detección, pero esto no es suficiente para obtener un buen diagrama de ojo. La regla que he escuchado de los proveedores de alcance (nota: no es la más desinteresada de las fuentes) es que necesita suficiente ancho de banda para ver el quinto armónico de su señal transmitida (25 GHz en su caso) y la frecuencia de muestreo debe ser al menos el doble de eso por Nyqiust, aunque más muestras no duelen. por lo tanto, 5 muestras por bit o 10 muestras por ciclo.

Detalles

  

Estaba pensando en cómo alimentar una señal, que sale a través de un solo canal de un generador de señales NRZ, en cada uno de los 4 canales del MUX, de modo que 10 Gbps se dividan por 4 canales por igual.

¿Entonces tienes una señal de 10 Gbps que sale de un generador NRZ? Entonces ya es 1 bit por 0.1 ns y no necesita un MUX en absoluto. Si tiene que usar ese MUX, entonces necesita demultiplexar (DEMUX). Esto es simplemente un registro de desplazamiento de 4 bits que alimenta un registro D de 4 bits más un contador de 2 bits.

Su salida NRZI va hacia la entrada de datos del registro de desplazamiento, y el reloj NRZI va hacia el registro de desplazamiento, el registro D y los relojes de contador. La salida paralela de 4 bits del registro de desplazamiento va a las entradas D del flip-flop, y el valor del contador se compara con una constante (generalmente 0 o 3) y esta comparación va a la habilitación del reloj D del flip-flop. Las salidas D flip flop son su salida DEMUX y pueden ir a su MUX.

  

El reverso también ocurriría en el extremo del receptor que tiene un MUX 1: 4.

Normalmente, no lo hace. ¿Por qué deserializar solo para reserializar?

  

Quería saber cómo hacer este tipo de mecanismo para que se pueda hacer algo por el resto del MUX que son, por ejemplo, 2: 1, etc.

El número de bits en el registro de desplazamiento es el número de bits MUX.

  

Sí, el transmisor tiene un filtro FIR. Si pudiera ilustrar amablemente cómo conectar un PLL.

No estoy seguro de por qué querrías hacerlo. El PLL estaría en el receptor. Para saber cómo hacer esto, consulte un texto de comunicaciones. Es más de lo que realmente puedo cubrir aquí.

    
respondido por el Mike DeSimone

Lea otras preguntas en las etiquetas

Cálculo de la impedancia de entrada simbólica de los filtros de paso bajo de retroalimentación múltiple ¿Es seguro aplicar un voltaje más alto a la salida de un regulador de voltaje MIC2920A?