Quiero diseñar una nueva placa PCB para Altera Cyclone III FPGA con 144 pines IO, como ep3c25e144. Sin embargo, no tengo ni idea de cómo se puede hacer el proceso en Eagle Cadsoft.
Incluso cuando proporcionan un paquete para EQFP144, todavía no sé cómo asignar el pin. Además, que yo sepa, también necesitamos mapear 8 bancos IO del FPGA.
¿Puede alguien por favor proporcionar alguna orientación?
El diseño de FPGA suele ser un poco más complejo dado que hay tantas opciones disponibles, dependiendo de lo que quieras lograr. Estas son algunas de las principales cosas a tener en cuenta:
1) Determine la asignación del banco en cuanto a los voltajes y cualquier otra cosa que pueda ser necesaria para su tablero. Altera Quartus II es bueno para proporcionarle un diseño de pines (vea la herramienta de planificación de pines) para que sepa cuáles son las capacidades de cada pin y así pueda decidir el voltaje y el uso de cada pin.
2) Puedes usar las herramientas de Altera para tener una idea del dibujo actual. Tenga en cuenta que los FPGA son potentes acumuladores de energía (especialmente en el pico de inicio y con muchas E / S controladas) y debe ser bastante conservador en este sentido.
3) Encuentre un diseño de referencia para la pieza 3C25. Altera tiene varios tableros de referencia y esquemas. Examínelos para obtener recomendaciones de partes de regulación de potencia para garantizar una alimentación adecuada. Lo mismo para los relojes.
4) Encuentra o crea la huella de Eagle. Altera tiene algunas pautas que creo, aunque es mejor obtener algo ya hecho. Dado que la pieza que necesita es QFP, no es tan mala como BGA. Asegúrese de buscar huellas que puedan ser de otras partes pero que sean equivalentes (pin, tono, otras especificaciones deberían ser las mismas).
5) Cree o encuentre huellas para otras partes y finalice el esquema.
6) El diseño de PCB suele ser crítico para la alta velocidad, y los BGA pueden ser difíciles de desplegar (especialmente porque el águila no es de mucha ayuda aquí). QFP no tanto. Lea las notas de la aplicación Altera (y mire los PCB de diseño de referencia) para colocar los capacitores lo más cerca posible para un desacoplamiento adecuado. Esto es crítico.
Primero entienda los requisitos generales de patillas del chip debido a las funciones de pin fijo, las E / S con alternativas físicas limitadas y los recursos almacenados.
Comprenda las limitaciones del número total y las opciones de ubicación física de recursos específicos como pines de alimentación, pines de tierra, relojes, transceptores, pines de configuración, etc.
Comprenda su diseño en el nivel de implementación y cómo sus E / S y relojes se pueden asignar de manera óptima según el protocolo de E / S, el voltaje de E / S, el enrutamiento a las LUT cercanas, los relojes compartidos, etc. Alabama. Lo ideal es que arregles pocas E / S seleccionables arbitrariamente para usos de señales de diseño particulares hasta que hayas completado la síntesis, implementación y simulación / prueba de tu diseño. La restricción de las señales internas dadas a las E / S externas dadas limita la eficiencia de la implementación y el enrutamiento de su diseño, por lo que las herramientas de síntesis e implementación continúan con relativamente pocas restricciones dictadas por asignaciones de E / S arbitrarias.
Una vez que tenga un pinout propuesto, verifique qué tan bien podría funcionar, considerando el tiempo y otros análisis, problemas de diseño / enrutamiento de PCB, et. Alabama. Intercambie / reorganice los pines según sea necesario para optimizar la asignación de pines y equilibrar adecuadamente las preocupaciones de PCB y las preocupaciones de enrutamiento / tiempo / recursos FPGA.
Luego, bloquee su diseño a las E / S elegidas y diseñe el esquema y el diseño en consecuencia.
Lea otras preguntas en las etiquetas pcb fpga eagle intel-fpga