Retardo máximo y mínimo de los circuitos lógicos combinacionales

Tomemos esto paso a paso. Parece que estás confundido acerca del término "sesgo de reloj". El sesgo del reloj es la cantidad de tiempo por el cual los relojes vistos por dos flip-flops diferentes pueden ser diferentes.

Por ejemplo, si toma el reloj en FF2 como su referencia, el flanco ascendente del reloj en FF3 puede ocurrir desde 0,2 ns antes del mismo límite en FF2 hasta 0,2 ns después de ese límite.

Lo que esto significa es que desde el "punto de vista" de FF2, los tiempos de configuración y retención de FF3 se han "difuminado" o ampliado en ± 0.2 ns, y ahora hay que pensar que son 0.7 y 1.2 En el peor de los casos, respectivamente.

EDITAR: Entonces, el retardo máximo para C es el período de reloj (10 ns) menos la cantidad (tiempo de configuración FF3 (0.5 ns) más el sesgo de reloj (0.2 ns) más el retardo máximo para S (2.0 ns) más la máxima demora de reloj a salida FF2 (0.2 ns)), o 10? (0.5 + 0.2 + 2.0 + 0.2) = 7.1 ns.

Del mismo modo, el retraso mínimo para C se determina por el requisito de tiempo de espera de FF3. Suma el tiempo de retención de FF3 más el sesgo del reloj y resta el retardo de reloj a salida mínimo de FF2 y el retardo mínimo a través de S. Esto se resuelve en (1.0 + 0.2)? (0.2 + 0.5) = 0.5 ns.