Estoy tratando de conectar el panel de arranque FT2232H ( enlace ) a la placa DE0-Nano FPGA ( enlace ) y utilícelo en FIFO síncrono de estilo FT245. En general, todo funciona, pero el sistema no se puede utilizar, porque recibo algunos bytes dos veces (generalmente, recibo un 10-15% más de datos que el envío).
El FPGA está sincronizado solo con FT2232H (60 MHz) y todo el sistema es sincrónico, así que creo que esto está sucediendo porque conecto estas dos placas con cables de creación de prototipos de 10 cm que no son exactamente adecuados para frecuencias tan altas y no utilizo ningún Las resistencias pull-up / pull-down / series porque no pueden determinar cuáles deben usarse. Intenté conectar una resistencia de 100 ohmios (50 - 300, como se sugirió en algún foro en Google) en una serie de señales de reloj: disminuyó la proporción de repetición de bytes, pero no del todo. ¿Es esto o algo más lo que causa problemas y cómo debo resolverlo?