control SPI para MAX11169

1

Para la segunda figura de MAX11169 , le indica que tenga un pin c̅s̅ para cada dispositivo y compartir una línea de conversación. ¿Por qué uno no tendría dos líneas de conversación y cargaría DIN tan alto, lo que significa que la conversación en espera será alta?

Para mí, esto es simplemente duplicar el primer método, que es mejor. Obviamente estoy equivocado, ya que no tienen eso recomendado en la hoja de datos, simplemente no sé por qué.

-

    
pregunta James Oldiges

2 respuestas

1
  

Para la segunda figura del MAX11169, le indica que tenga un pin c̅s̅ para cada dispositivo y que comparta una línea de conversación. ¿Por qué uno no tendría dos líneas de conversación y cargaría DIN tan alto, lo que significa que la conversación en espera será alta?

DMA es una clave que falta aquí.

Por ejemplo, supongamos que no desea recopilar datos analógicos de dos canales, pero no puede darse el lujo de tratar con cada muestra (la frecuencia de muestreo es demasiado alta para interrumpir efectivamente cada muestra). DMA le permite usar una pieza de hardware para copiar datos de una ubicación (por ejemplo, SPI rx buffer) a otra (por ejemplo, memoria).

En los periféricos SPI que pueden ser controlados por datos (vs. control por registro), CS es a menudo uno de los parámetros controlables. Aquí es donde tener una CS separada para cada dispositivo se vuelve útil.

Entonces, si adjunta su inicio de conversión a un temporizador / salida de contador (sin intervención de la CPU), y su reloj sus datos en serie utilizando DMA (sin intervención de la CPU), entonces puede usar su uC solo para procesar datos.

Por cierto, a veces es por eso que no quiere conectar en serie dispositivos en serie. A veces, hace que la configuración DMA sea mucho más fácil.

Los DMA transferirán los datos a partes de memoria contiguas. Si realiza una conexión en cadena (sin tener en cuenta esto en su configuración de DMA), terminará con datos intercalados. Dependiendo de lo que esté midiendo y por qué, esto puede ser muy problemático para ciertos tipos de operaciones (alternativamente, a veces es muy útil: aquí lo están viendo FFT complejo). Ahora, algunos DMA le permiten encadenar, enlazar o cambiar la configuración sobre la marcha, pero todo se reduce a hacer que el diseño físico coincida con el diseño del software y que ambos jueguen tan bien juntos como sea posible.

    
respondido por el pgvoorhees
1

Una interfaz SPI es más compleja electrónicamente dentro de la MCU (host digital) que una simple línea IO. Una línea IO simple que actúa como selección de chip es, por su propia naturaleza, más sencilla que una entrada SPI. Por lo tanto, los chips múltiples seleccionan la activación de múltiples ADC que se envían a una entrada SPI común / compartida en lo que respecta a los recursos limitados que puede tener una MCU.

Por supuesto, hay un modo aún más simple que no ha reconocido al usar múltiples MAX11169: se llama cambio de margarita y todos los ADC siempre están habilitados y se les solicita que inicien una conversión juntos. El pin SDO de uno alimenta el pin SDI del siguiente y el ADC final de la cadena alimenta su SDO al host, por lo que todos los ADC toman muestras simultáneamente (útil para muchas aplicaciones) y solo se necesitan CLK, SDI y CONVST en el host: -

    
respondido por el Andy aka

Lea otras preguntas en las etiquetas