Todos los días, ¿Existe un método comparable al de la depuración de jtag en un microcontrolador (ATMEGA32) para la familia Cyclone IV de FPGA? Estoy tratando de depurar mi código de Verilog, así que idealmente, solo quiero poder recorrer los ciclos y poder leer el valor de un "registro" en particular (no estoy seguro del término correcto). He mirado los documentos y describen muchas opciones diferentes como "consola del sistema" y RTL, etc., y he oído hablar de "bancos de pruebas", pero en realidad no entendí cómo funcionan. No espero ninguna ayuda con el código de Verilog (aún ...) solo confuso acerca de qué opción (si corresponde) debería investigar.
Thx Ben.