Soy un programador nuevo en electrónica. Quería tener una perspectiva de si la lógica programable es factible para permitir que se acelere un algoritmo matemático básico.
Queriendo resolver un algoritmo de intersección de rayos (algunas multiplicaciones y restas) sobre una cuadrícula de números de 800x600 (480000). [Entiendo que los enteros serían ideales, y que la lógica de control está mal vista - estas restricciones las puedo solucionar]
Todo lo que he investigado hasta ahora dice que puedo descargar este procesamiento de un procesador a un FPGA que podría programarse para calcular el espacio del problema de una manera muy eficiente.
algunas preguntas:
Estoy pensando en usar un CPLD, tal vez literalmente un Altera MAX® 10, ¿proporciona esto el dispositivo de escala correcto para completar este tipo de problema?
Si quisiera calcular el conjunto de problemas en 100 / s, ¿sería posible?
(suponiendo que el rendimiento es un problema) ¿El problema se puede dividir fácilmente entre diferentes chips - donde cada chip escribió su solución para una región diferente de RAM?
¿Es posible adjuntar este tipo de proyecto a un slot lightning bold / usb3 / sata o pci express en una PC? - ¿Qué tipo de inversión se necesita para crear una placa tan sofisticada (en el tiempo)?
¿Se podría hacer esto con los chips DSP? (Me resulta difícil entender dónde ya no se pueden usar los DSP; entiendo que hay un uso típico en los filtros, etc ... pero cuánto más aplicable ¿Pueden ser? ¿Pueden realizar operaciones matemáticas de enteros simples?)
¿Se podría hacer esto con chips lógicos discretos? : estaba viendo un proyecto de este EE enlace ... que describía todo tipo de chips de ALU y multiplicadores, ¿podrían simplemente unirse para expresar este algoritmo de manera eficiente?
¿Cómo cambiarían mis necesidades si tuviera que resolver una cuadrícula de 4000 x 2000?
Gracias por tu tiempo