Acerca de la reversión de fase OpAmp

  

Supongamos que el emisor de Q2 está en un voltaje fijo

Suposición no válida. El voltaje del emisor de Q2 sube y baja con la señal de entrada (una V _BE cae sobre ella). A medida que la tensión de entrada disminuye, la tensión del emisor del Q2 se reducirá con ella.

Si el voltaje de entrada es lo suficientemente bajo, entonces Q2 se satura debido a que el voltaje del colector-emisor es menor que el voltaje del emisor de base. A medida que V _CE cae a cero, la corriente del colector también debe caer a cero y Q5 se apaga.

Es probable que reconozca Q1 y Q2 como un par diferencial que alimenta una carga de espejo actual Q3 / Q4.

La parte inferior de las dos entradas diferenciales hará que el transistor relacionado aspire la mayor parte de la corriente, por lo que la tensión del colector aumentará, si los transistores permanecen en la región activa. En este caso, el voltaje de entrada se aplica a la entrada no inversora, por lo que un voltaje de entrada más bajo tiende a hacer que la salida Vout disminuya.

Sin embargo, si el voltaje de entrada cae por debajo de VbeQ5 + VbeQ6 + VsatQ2-VbeQ2, entonces el transistor Q2 estará saturado y el voltaje del colector estará por debajo del voltaje requerido para encender Q5 / Q6, por lo que la salida Vout se activará. Dado que esto es lo contrario de la acción habitual de una entrada no inversora, podemos llamar a esta inversión de fase.