¿Cómo se desarrolla la diferencia de voltaje cuando MOSFET está polarizado con la Fuente de corriente?

1

Tengo un circuito en LTSPICE que funciona como se desea, pero no pude entender cómo funciona. Básicamente tengo un circuito NMOS que se muestra a continuación (fig a):

Aquíhayalgunosvaloresquecalculépreviamenteparaestetransistorespecífico:(PorbarridoDCdeVgsencondicióndesaturación(Uds>Ugs-Ut)):

  • CuandoVgs=0.8V,Id=63uA
  • CuandoVgs=1V,Id=104uA
  • CuandoVgs=1.2V,Id=151uA

Ahora,siquisierarealizarunapolarizaciónactual,establezcolacorriente(polarizaciónactual)yobtengolasUgscorrespondientesenelmismotransistoryluegolasdistribuiríaauntransistorcercanoparalapolarización(polarizacióndetensión).NoestoysegurodesiestosevinculaconelconceptodeEspejosactuales.

Elconceptoquenopuedoentenderes"¿Cómo desarrolla el Transistor las Ugs con una corriente dada?" Más específicamente, en el esquema dado, ¿Cómo funciona la Vgs (= 0.8V)? se desarrolla automáticamente con la corriente dada de 63 uA) - Esto parece obvio si vinculo el valor calculado a 0.8 V para que sea de 63 uA, pero no puedo entender cómo MOSFET desarrolla esta tensión.

Es como, cuando estamos enviando una corriente específica al transistor, el transistor establece una resistencia (igual a Vgs / Id) y crea este voltaje en la puerta?

Entonces, en MOSFET en la región de saturación, la estructura interna del canal se ve así: (fig b)

Enelcircuitoanterior,Vgd=0.Entonces,segúnestapublicación, Por qué se produce el MOSFET Pinchoff , aunque el canal no esté formado en el punto de drenaje de la puerta, no hay restricción en el flujo de corriente. Entonces, ¿el voltaje se está desarrollando debido a la forma del canal (más en la fuente y menos en el drenaje)?

Ahora, el KVL debería ser, Voltaje total, Vt = Vgd + vgs. Dado que Vgd = 0, Vgs = Vt- (tensión de umbral)? Entonces, en general, veo que el MOSFET actúa como una resistencia (cuyo valor cambia según la corriente activada) o como un medio que permite la corriente de una manera específica (pendiente en el sustrato p en la fig (b) ) que crea un potencial de fuente de puerta con el ID dado.

¿Es correcto el análisis anterior? ¿O me estoy perdiendo algo? (Y para la curiosidad, ¿por qué la corriente de origen tiene una dirección negativa?)

    
pregunta sundar

1 respuesta

2

En un MOSFET cambiado como diodo, hay una respuesta local.

Imagina que la fuente actual es 100 uA, entonces Id = 100 uA. Ahora, ¿qué pasaría si el Vgs de ese transistor fuera muy alto, mucho más alto que Vt? ¿Qué pasaría?

Casi no habría voltaje a través de Vds, ¿verdad?

Dado que Vds = Vgs en este circuito, lo anterior no puede ser cierto. Vds no puede ser muy pequeño.

¿Qué será Vds entonces?

Bien igual a Vgs (obviamente), por lo que Vds debe terminar en un valor que da como resultado un Vgs que hace que Ids = 100 uA fluya.

Supongamos que esto va mal por alguna razón y terminamos con un Vgs que es un poco demasiado bajo, lo que hace que el NMOS quiera hacer un flujo de 90 uA en lugar de 100 uA.

Entonces, 100 uA provienen de arriba (fuente actual), 90 uA se extraen de abajo (el NMOS). Ahora, ¿qué sucede con el voltaje en el drenaje del NMOS?

El voltaje aumentará porque la fuente de corriente insiste en hacer que 100 uA fluyan, por lo que aumenta el voltaje con la esperanza de que el NMOS se conduzca más para que permita 100 uA para fluir en lugar de solo 90 uA.

Este aumento de voltaje significa que Vds aumenta, por lo que también aumenta Vgs. Y AHA nuestro Vgs fue un poco bajo. Esa es la respuesta en acción, Vgs aumenta automáticamente si es demasiado bajo.

Lo mismo es cierto para un Vgs que es demasiado grande, entonces el NMOS quiere conducir más corriente, por ejemplo 110 uA. Eso haría que Vgs bajara, lo que haría que NMOS tirara menos de la corriente, de modo que los 100 uA se reduzcan a 100 uA.

    
respondido por el Bimpelrekkie

Lea otras preguntas en las etiquetas