Estoy tratando de diseñar mi propio regulador de voltaje de baja caída y estoy haciendo una investigación preliminar. Por favor, perdone mi pregunta de principiante, pero una de las cosas por las que tengo problemas para encontrar respuestas es: ¿para qué sirve el VDD para el amplificador de error en el LDO? Eche un vistazo a esta simulación, por ejemplo: enlace .
No me queda claro cómo se alimenta el amplificador operacional. Del mismo modo, consulte este esquema de "CMOS" por J. Baker:
No me queda claro dónde se origina VDD. Pensé que el VDD provendría de la fuente de voltaje que estoy tratando de regular y que V_ref sería un voltaje de referencia separado para dimensionar la salida, pero no veo esto explícitamente mencionado.