¿Cómo puedo cambiar todo mi diseño usando ISE (FPGAditor, planear con anticipación, ...) a una nueva ubicación? No quiero cambios en el enrutamiento, sino cambios solo en la ubicación. Gracias.
¿Cómo puedo cambiar todo mi diseño usando ISE (FPGAditor, planear con anticipación, ...) a una nueva ubicación? No quiero cambios en el enrutamiento, sino cambios solo en la ubicación. Gracias.
Su pregunta se relaciona muy específicamente con características particulares y parámetros arquitectónicos para un determinado FPGA. Debe dirigir esta pregunta directamente a los ingenieros de soporte del fabricante de FPGA. Si su esfuerzo es de un tipo de investigación educativa, puede encontrar que hay personas de apoyo del fabricante que querrán ayudar.
También tenga en cuenta que lo que propone evaluar no se podrá hacer con un módulo de diseño genérico que utiliza un flujo de herramientas de extremo a extremo. De hecho, sospecho que el fabricante de FPGA lo guiará para crear configuraciones de prueba que se asignen directamente a una arquitectura de pieza específica. Dichas configuraciones de prueba solo usarían un subconjunto muy específico de la cadena de herramientas de desarrollo y la realización del circuito en la configuración será bastante simple.
Probablemente pueda, usando restricciones de ubicación (RLOC - Relative Location Constraitnts) en su módulo.
Un módulo sintetizado en una "caja negra" se puede colocar con una restricción LOC y todos sus RLOC se compensan con eso. Comenzaría por sintetizarlo y abrirlo (después de Mapear) en PlanAhead, para planificarlo como desee.
La atracción fueron los resultados experimentales que prometieron una mejora de la velocidad de 80MHz a 120MHz en un Spartan-3, al planear un componente crítico específico.
SIN EMBARGO.
Cuando intenté esto hace años, las herramientas eran ISE (3.1 hasta 6.x) y Floorplanner, y este aspecto de ellas era demostrablemente tan defectuoso (múltiples errores de interacción) que era completamente inutilizable, una mezcla de generación ilegal Colocaciones y rechazo a las legales.
Después de todas las soluciones alternativas, resultó que al colocar varias instancias del componente, la densidad de enrutamiento aumentó y se perdió parte del aumento de velocidad. El resultado simplemente no valió la pena el esfuerzo manual involucrado, dados todos los errores.
Puede o no haber mejorado desde esos días, pero puede esperar hacer un poco de pionero para encontrar un proceso que realmente funcione como se anuncia. Buena suerte con eso, y espero escuchar una historia de éxito.
Lea otras preguntas en las etiquetas fpga routing ise replacement