Las estadísticas son tus amigas. Lo entiendo, tienes un dispositivo fallido, te preguntas ¿es culpa mía? ¿Es seguro enviar en volumen? ¿Qué sucede si esto realmente es un problema y enviamos 10,000 unidades al campo? Todo indica que le importa una mierda y que probablemente sea un ingeniero / diseñador concienzudo.
Pero el hecho es que tiene un fallo y las debilidades humanas del sesgo de confirmación se aplican a las situaciones negativas tan fácilmente como a las situaciones positivas. Has tenido una falla, sin una causa definida. A menos que sepa de un evento que precipitó este efecto, entonces esto es solo ansiedad.
Esto es ESD. ¿Puedo probar que es ESD? - Tal vez / quizás no - si me envías la pieza y gano grandes $$ para delidarla y realizarla a través de diferentes pruebas como SEM y SEM con realce de contraste de superficie, tal vez. He tenido muchos casos en los que eliminé deliberadamente un dispositivo como parte de la calificación de ESD, el dispositivo falló y, sin embargo, me tomó 30 horas encontrar el punto de falla. Era importante comprender los mecanismos de falla y la energía de activación, por lo que la caza era necesaria (si aparentemente era un desperdicio) pero la mitad del tiempo no podíamos ver el punto de falla. Y eso fue después de un análisis y un diseño de FMEA eliminación de ubicación guiada.
La gente tiene la falsa idea de que la ESD siempre significa explosiones y tripas de viruta vomitadas con todo el Si fundido y el humo acre. Usted ve esto a veces, pero a menudo es solo un pequeño orificio a escala nanométrica en el óxido de la puerta que se ha roto. Puede haber ocurrido hace mucho tiempo y con el tiempo falló debido a un cambio paramétrico.
De hecho, durante las pruebas de ESD usamos la ecuación de Arrhenius para predecir el fracaso. Realizamos capturas de dispositivos en varios niveles y diferentes modelos (impedancias de fuente) y luego cocinamos los pequeños b *** rds durante horas y los rastreamos con el tiempo para poder captar el modo de falla y así predecir el rendimiento futuro. Puede tener fácilmente miles de chips en tableros que se ejecutan en cámaras ambientales durante meses a la vez. Todo es parte de "qual", es decir, calificación.
El efecto clave que siempre estamos buscando para los modos _some_failure es EOS (Electrical Overstress). Puede ser inducido por ESD u otras situaciones. En los procesos modernos, la tolerancia al nivel de puerta EOS dentro del chip es tal vez del 15% como máximo. (Por eso es tan importante ejecutar el chip en su carril MAX Vss destinado). EOS puede manifestarse meses después. El calor de la operación sería como una mini prueba de vida útil acelerada (simplemente no está aplicando la ecuación de Arrhenius y no está controlada).
Si desea una mejor comprensión, consulte los estándares JEDEC ESD22 que describen el modelo MM (modelo de máquina) y HMB (modelo del cuerpo humano) que describe las sondas de prueba y la carga.
Aquí hay un recorte del modelo de JEDEC JESD22-A114C.01 (marzo de 2005).
¿Te das cuenta de que se parece a tu circuito? y los valores están incluso bastante cerca, y esto se usa con los niveles de voltaje correctos para eliminar la mierda de las estructuras de ESD.
Entonces, lo que debes hacer es:
-scrap that board
- track it's provenance, lot number and who handled it
- keep this info in a database (or spreadsheet)
- note in dB that you suspect ESD
- track all failures
- check the data over time.
- institute manufacturing controls so you can track.
- relax - you're doing fine.
