Cómo agregar un restablecimiento después de 4 ciclos de reloj en LTSpice

Navega tus respuestas
1

Estoy tratando de verificar la salida para la lógica SAR de 4 bits. Hasta aquí este es mi esquema:

Estossonmisresultadoshastaahora:

EstoytratandodeagregarmásalPWL,queesloqueasumoquedebohacer,perolassalidasnoserestablecendespuésde4ciclosdereloj.

EDIT:ahoracambiéelPWLenelCLKaunpulso Estossonahoralosresultados,dondeelprimeryúltimobitnomuestranlosresultadosesperados:

Estossonlosvaloresdecadacomponente:

    
pregunta Tyrone

1 respuesta

2

Pensaría que para un flip flop D, tendría que llevar la línea CLR alta para que todos los flops los restablecieran. Puedes hacer esto con la lógica del último flop o una fuente de PWL.

    
respondido por el laptop2d

Lea otras preguntas en las etiquetas

240v AC Disyuntor para 24v AC Recursos para aprender y probar VHDL