Estoy programando un FPGA por System Generator. He hecho este diseño:
No sé cuáles son los pines respectivos de mi FPGA para los bloques de mi diseño llamados 'Entrada de entrada' y 'Entrada de entrada' . Me gustaría verificar que me gustaría verificar el diseño hecho en mi FPGA a través de un generador de ondas y un osciloscopio. ¿Alguien sabe cómo asignar pines de su diseño si lo hizo utilizando System Generator? Muchas gracias.
Si hace doble clic en el bloque Gateway y hace clic en la pestaña "implementación", hay una casilla en la que puede marcar "Especificar restricciones de ubicación IOB".
Luego puede ingresar algo como esto en el cuadro de ubicaciones de la almohadilla IOB debajo:
{'P22', 'P12'}
(si tiene 2 bits, repita según sea necesario si tiene más). Esto es para un paquete con plomo con números simples en cada pin. Si está utilizando un dispositivo BGA, los pines se nombrarán alfanuméricamente. Se explica bastante bien en la AYUDA para los bloques de Gateway.
Puede verificar que esto haya funcionado mirando el archivo .pad en el mismo directorio en el que se creó su archivo .bit: debería poder encontrar las IOB nombradas y ver a qué pin se asignaron. (Hay dos versiones del archivo de relleno, una es un archivo CSV y la otra es una tabla de texto que se ve bien en una fuente monoespaciada)
¿Tiene un '.ucf' (= archivo de restricciones de usuario) como parte de su proyecto? Las asignaciones de pines se definen allí. Algo como
NET "some_net" LOC="F3";
significa que la red "some_net" está conectada al pin "F3". Puede cambiar estas entradas para que las redes se conecten a otros pines, aunque debe tener cuidado . Si está apuntando a una placa en particular, cada pin estará conectado a algo y no querrá provocar una disputa (por ejemplo, asignando un 0 / tierra / bajo a un pin que esté conectado a 5 V). Además, hay reglas bancarias que debe cumplir, etc.
Lea otras preguntas en las etiquetas fpga pins xilinx configuration xilinx-system-generator