Verilog - sintaxis de duda

Question

#1 de Brian Carlton (3 votos)

1

En un código FPGA, si tengo algo como lo siguiente:

(* LOC="M18" *)   output reg      lcd_e;

donde lcd_e es un puerto de entrada / salida.

fpga verilog

pregunta Neel Mehta

1 respuesta

Lea otras preguntas en las etiquetas fpga verilog

score 3 · Accepted Answer

3

Sí, esta es otra forma de bloquear los pines.
Es una forma específica de proveedor (Xilinx) para bloquear los pines. (* *) no son estándar

respondido por el Brian Carlton