Me preguntaba si se ha creado un programa que pueda simular el producto final de un archivo de diseño Verilog HDL.
Para proporcionar algo de información, estoy utilizando Quartus 2 (el archivo de diseño es un archivo HDL de verilog) y lo compilo (y luego descargo el diseño a una placa Altera DE2 (Cyclone II). Estoy preguntando si un programa existe que me permitiría hacer esto sin la placa física DE2).
Por ejemplo, un archivo Verilog HDL que toma interruptores como entradas y salidas en pantallas de siete segmentos.
Espero haber usado la terminología correcta ya que soy nuevo en la codificación en Verilog.
Todas las sugerencias son bienvenidas :)