Estoy intentando construir un demodulador de FM en FPGA. La arquitectura que estoy tratando de usar es un demodulador de FM basado en PLL como el que se muestra a continuación. Busqué el principio de funcionamiento de este demodulador, pero hay una cosa que no pude entender y no pude encontrar una respuesta. ¿Por qué necesitamos esta información para el NCO (d (t) en el diagrama)?
Creo que no tiene sentido porque el NCO debería ejecutarse en la frecuencia central, es decir, la frecuencia portadora de la señal recibida. ¿Por qué debería cambiar esta frecuencia de ejecución mientras detecto la fase, extrayendo así la señal de información? / p>
He implementado este demodulador y la simulación asegura mi punto de vista. La señal de salida del demodulador con realimentación a NCO está distorsionada y no tiene relevancia para la señal de entrada (del modulador), por otra parte, la señal de salida sin realimentación a NCO es muy similar a la señal transmitida.
¿Alguna explicación?