Conmutación de una carga resistiva variable

¡Has construido un DAC! Felicitaciones :)

Por lo general, se construye algo como un "DAC de escalera 2R", para permitir la construcción de un rango lineal de resistencias.

  

No quiero programar pasos intermedios para que la transición pueda mantener los criterios de tiempo de 2µs.

Eso sería equivalente a un ancho de banda de 500 kHz, es decir. Una tasa de muestreo de 1 MS / s. Eso debería funcionar si puede programar su microcontrolador para cambiar las cosas a ese ritmo.

Sin embargo, probablemente será mucho más fácil hacer otra cosa:

1. use un DAC de voltaje que cumpla con los requisitos de ancho de banda
2. alimente el voltaje de salida a la entrada no inversora de un opamp
3. alimente la salida del opamp a la compuerta de un transistor de efecto de campo clasificado para transportar su corriente.
4. simule una carga resistiva conectando su fuente de alimentación a través del FET; poner una pequeña resistencia fija en serie con eso.
5. use la caída de voltaje a través de esa resistencia (proporcional a la corriente que fluye a través del FET) junto con un divisor de voltaje a la salida de su DAC para controlar la entrada no inversora de su opamp; Es posible que necesite algunos sesgos, dependiendo de sus componentes individuales.

Busque "amplificadores de transconductancia basados en FET" si desea ver más de este esquema convertidor de voltaje a corriente (una resistencia es un dispositivo que deja pasar un voltaje proporcional a la corriente). El truco es usar un divisor de voltaje para simular una dependencia lineal entre el voltaje de entrada y la corriente; solo es válido para un cierto rango de voltajes.

Lo primero es lo primero. En su estado actual, el circuito no funcionará, ya que la unidad de la puerta no está referenciada a las fuentes FET. Debe conectar V_CONTROL (pin 1 en sus 16 conectores de unidad) a GND.

Con eso hecho, deberías estar en buena forma. Las resistencias de la unidad de compuerta son solo de 1k, y el FET Ciss es de solo 270 pF, por lo que la constante de tiempo es de aproximadamente 1/4 microsegundo, que está cómodamente por debajo del tiempo de establecimiento deseado de 2 usec. Sin embargo, la transición NO será suave en la escala de tiempo de 10 s de nsec. Específicamente, los FETS que están activos y apagados no lo harán exactamente al mismo tiempo que los otros que estaban apagados y encendidos. Todo debería establecerse mucho antes de su límite de tiempo de 2 usec. Como Marcus Muller ha señalado, lo que has creado es una forma de DAC, y para los DAC reales, los fallos debidos al sesgo de los bits son un hecho de la vida.

Considere 2 FET, uno apagado y otro encendido. Suponga que el voltaje de umbral para cada FET es de 1,8 voltios, y el voltaje de la unidad de la puerta oscila entre 0 y 5 voltios. Las transiciones simultáneas de las unidades de puerta activarán el FET DESACTIVADO después de aproximadamente 1/2 constante de tiempo, o 130 nseg, mientras que el FET ENCENDIDO no se apagará hasta aproximadamente 1 constante de tiempo, o 260 nseg. De 130 a 260 nseg ambos FET estarán apagados. Una complicación de segundo orden surge del hecho de que diferentes FET tendrán voltajes de umbral ligeramente diferentes, por lo que sus retrasos serán ligeramente diferentes, aunque esto será un efecto muy pequeño.

Finalmente, con los tiempos de cambio muy rápidos de sus FET, es posible que suene la llamada cuando cambie las corrientes debido a los cables relativamente largos desde la fuente de alimentación hasta la carga.

Entonces, ¿qué significa "suave"?