¿Qué pasaría si la señal de la luz estroboscópica de escritura se afirma en la SRAM asíncrona cuando se alternan los datos y la dirección

1

Esta pregunta es sobre las SRAM, específicamente la ISSI IS61WV102416. Este es un SRAM asíncrono. Para escribir, afirmamos CEn, colocamos los datos y la dirección en las líneas de señal y luego cambiamos la señal WEn de alta a baja y luego de alta. Creo que el WEn podría llamarse "write strobe" aunque no sé lo que generalmente significa strobe en este contexto.

En lugar de alternar la señal WEn cada vez que ingrese un nuevo valor de dirección y datos, ¿qué pasaría si WEn se mantiene bajo y la dirección y los datos se cambian simultáneamente? No sé si esto funcionará, ya que en el hardware físico habrá una pequeña diferencia en la velocidad a la que alternan, es decir, todas las direcciones y líneas de datos no cambiarán a un nuevo estado simultáneamente. Por lo tanto, tengo la impresión de que los datos pueden corromperse en la memoria. ¿Es eso correcto?

Supongo que si no tenemos que cambiar WEn cada vez que se escriban nuevos datos, el proceso de escritura de datos se acelerará.

    
pregunta quantum231

2 respuestas

2

Sí, eso es correcto. Si cambia el valor de la dirección mientras CE y WE son afirmados, puede corromper cualquier número de otras ubicaciones en la memoria a medida que el cambio se propaga a través de los decodificadores de fila y columna internos a varias velocidades.

Sin embargo, no es necesario alternar entre WE y CE en cada ciclo de escritura, ya que la operación de escritura real está controlada por el AND lógico de ambas señales. Podría dejar una de ellas activada continuamente y solo alternar la otra cuando se hayan cumplido los tiempos de configuración de la dirección y los datos.

Por ejemplo:

      _________________               ______________               _________
CE-                    \_____________/              \_____________/

WE-   ___________________________________________________________________
      ____      ________________________      ________________________
addr  ____XXXXXX________________________XXXXXX________________________XXXXXX
      ____                 _____________                 _____________
data  ____XXXXXXXXXXXXXXXXX_____________XXXXXXXXXXXXXXXXX_____________XXXXXX

Tenga en cuenta que en la hoja de datos , el tiempo de configuración de la dirección t SA es relativo al borde anterior (descendente) de CE- (o WE-, lo que ocurra el último), mientras que el tiempo de configuración de los datos es relativo al borde posterior (ascendente). El tiempo de configuración de la dirección es cero, pero todavía significa que la dirección no puede cambiar mientras se afirma CE. Tanto la dirección como los tiempos de retención de los datos son relativos al borde posterior.

    
respondido por el Dave Tweed
1

Los chips de memoria estática generalmente se comportarán como si muestrearan la entrada de datos continuamente mientras los estrobos de escritura estén activos. La entrada de datos generalmente necesitará estabilizarse un tiempo antes de que se liberen las luces estroboscópicas, y es posible que deba permanecer válida durante algún tiempo después de eso, pero generalmente no existe un requisito de que los datos sean válidos antes del inicio de las luces estroboscópicas.

Si se modificara un bit de dirección mientras las luces estroboscópicas están activas, el efecto típico sería completar una escritura en la ubicación anterior con cualquier cosa que estuviera en el bus de datos en ese momento, y luego comenzar a escribir la nueva ubicación. Siempre que se cambiara un solo bit de dirección a la vez, esto podría ser fácilmente un comportamiento útil. Los chips de memoria generalmente no justifican este tipo de comportamiento, ni indican durante cuánto tiempo los datos de la primera dirección deberían ser válidos antes y después del cambio de dirección.

    
respondido por el supercat

Lea otras preguntas en las etiquetas