¿Cuáles son los pasos generales que se usan para crear un ASIC?

Si dice que tiene un 'diseño listo en un FPGA', asumiré que tiene algún diseño verilog que haya verificado y probado en un FPGA. Para llegar desde aquí a un ASIC, debe seguir los siguientes pasos (aproximados):

Diseño de la parte frontal

• El 'extremo frontal' del ciclo de diseño generalmente incluye la escritura de la RTL y la síntesis de esa RTL en una lista de redes de nivel de puerta. Asumiré que estás comenzando en algún lugar en medio de esto.
• Una vez que tenga la RTL, debe ejecutar el flujo de síntesis, que convierte su RTL en una 'lista de redes de nivel de puerta'. Un ejemplo del software usado para hacer esto podría ser DesignCompiler, por Sinopsis.

Diseño de extremo posterior

• El 'back end' del ciclo de diseño se refiere a convertir su netlist de nivel de puerta en una 'imagen' de un ASIC que se entendería por una fundición de silicio.
• El primer paso sería ejecutar la planificación inicial del piso y el lugar y la ruta, que es esencialmente seleccionar dónde se colocará cada compuerta en su diseño en el IC, así como descubrir cómo conectar cada una de estas compuertas de manera finita. capa de alambres.
• En este punto, puede ejecutar verificaciones de tiempo (consulte: Sinopsis PrimeTime) para asegurarse de que su diseño cumple con la frecuencia de reloj requerida.
• Una vez que haya especificado completamente su diseño, necesitará más software (por ejemplo, Cadence Virtuoso) que pueda exportar su diseño a los formatos de archivo que entiende una fundición ( GDSII , por ejemplo).

Fabricación

• En este punto, tiene su GDSII en la mano, llama a una fundición contratada como TSMC, negocia con ellos y luego les entrega varios millones de dólares y su GDSII, y espera entre 3 y 6 meses. Luego, TSMC toma su diseño, crea las máscaras de capa y graba varios miles de sus diseños en obleas, luego las corta para empaquetar.
• Los ASIC en ese punto probablemente vayan a un ensamblaje por contrato, donde serán golpeados (soldadura aplicada a las almohadillas en la parte inferior del silicio para soldar a un paquete), y luego empaquetadas (el chip golpeado se adjuntará a cualquier tipo de paquete que necesite, ya sea QFP, DIP, BGA o lo que necesite).
• En este punto, su IC está empaquetado y listo para funcionar, y se le enviará nuevamente.

También hay muchas pruebas entre cada paso que he omitido. También tenga en cuenta que cada pieza de software mencionada aquí cuesta probablemente en el rango de 6 cifras, y probablemente hay algunos más que olvidé mencionar.

También como mencioné en mi comentario, aquí hay una hoja informativa de Excel que proporciona una estimación aproximada de los costos de cada paso: enlace

Mi conocimiento de esta área de la electrónica es limitado, pero trataré de darle una visión general.

Aquí hay un video bastante bueno que proporciona una descripción general del proceso de fabricación. Creo que eso responderá a la parte de fabricación de tu pregunta

Cuando se trata de obtener un diseño para la fabricación, realmente depende de la casa de fabricación, la tecnología que se está utilizando y cómo operan. En general, hay cuatro clases de ASIC: PLD, matrices de compuerta, celda estándar y personalización completa.

• Los PLD incluyen dispositivos programables como FPGA y CPLD. El ciclo de diseño es más corto, pero el precio por pieza es más alto en volumen.
• Las matrices de compuertas contienen componentes predeterminados y se mantienen en stock. Lo que el diseñador termina teniendo control es la interconexión entre los componentes que el diseñador de arreglos eligió. El ciclo de diseño es más largo que los FPGA y el precio por pieza es más bajo que los PLD.
• Las celdas estándar ofrecen a los diseñadores una biblioteca de piezas para elegir. Cada casa fabulosa tendrá una biblioteca diferente. El diseñador de la parte elegirá de esta biblioteca para hacer su propia parte. Dado que el diseñador tiene mucho más control de las máscaras reales que las matrices de puertas, estas piezas a menudo se denominan semi-custom. Estas partes tendrán un ciclo de diseño más largo y tendrán un costo menor que las matrices de compuertas y los PLD.
• Las partes personalizadas se diseñan a partir de obleas sin protección, con cada transistor colocado por el diseñador. Dado que los ingenieros de diseño tienen un control total, estas piezas ofrecen el mejor rendimiento. El ciclo de diseño es el más largo de todas las clases de ASIC, pero los dispositivos superan las otras opciones y, en volumen, tienen el precio más bajo por pieza.

En general, las herramientas de diseño utilizadas para este tipo de trabajo son propiedad de la casa de fabricación y no estarán disponibles públicamente.

El término ASIC significa "IC específico de la aplicación" que originalmente significaba un IC con una función específica. Hoy en día, ASIC realmente se refiere a un flujo de diseño de HDL, HDL sintetizable a RTL, P & R, etc., como lo describe muy bien @Tim.

Así que realmente debería llamarse "hacer un diseño con un flujo ASIC" pero confusamente la gente simplemente dice ASIC.

Un flujo ASIC puede dirigirse a una matriz de puertas o celdas estándar. Pero los arreglos de puertas no han existido en nodos de proceso por debajo de 0.5u.

Personalización completa se refiere a generar el GDSII (descripción de diseño) o alguna otra variante directamente. Esto se llama "empujar polígono".

Pero a veces se usan celdas de la biblioteca de celdas estándar y, tal vez, los bloques de un chip personalizado completo se describen mediante un flujo ASIC y se enrutan y colocan como un bloque en un área reservada.

Aquí hay una instantánea de un D_FF distribuido en un flujo personalizado completo:

• todas las capas:

Aquí FEOL = Front End Of LIne - implantes y definición de área activa

Aquí BEOL = Parte posterior de la línea: metales e interconexiones

4.8u alto