En el condensador MOS, a menudo se dice que el ancho de la compuerta es la longitud de la barrera que bloquea el flujo de la fuente al drenaje. ¿Por qué se llama así? Me estoy confundiendo en diagramas, ¿y alguien puede aclarar esto? Gracias.
En el condensador MOS, a menudo se dice que el ancho de la compuerta es la longitud de la barrera que bloquea el flujo de la fuente al drenaje. ¿Por qué se llama así? Me estoy confundiendo en diagramas, ¿y alguien puede aclarar esto? Gracias.
Esta es una descripción muy simplificada, pero básicamente, cuando se crea un transistor MOSFET en la superficie de un circuito integrado, primero se crea un área de difusión que transportará la corriente entre la fuente y el drenaje.
Acontinuación,secreaunacapaaislantedeóxidosobretodoelchip.Losagujerossecreanenestacapaparaloscontactosdeorigenydrenaje.
Finalmente,secreaunacapademetalconpatrónsobrelacapadeóxidoparaformarlosterminalesdefuente,compuertaydrenajedeltransistor.Lametalizacióndefuenteydrenajeestáencontactodirectoconelcanalcreadoenelprimerpaso,mientrasquelametalizacióndelapuertaestáaisladadelcentrodelcanalporlacapadeóxido.
Laparteactivadelcanaldeltransistor,lapartequeformaunabarreracuandoeltransistorestá"apagado", o se conduce cuando el transistor está "encendido", es el área formada por la intersección de la difusión en el primer paso y La puerta de metal en el último paso. Los electrones (en un dispositivo de canal N) fluyen desde la fuente hasta el drenaje. La longitud de este canal (desde el punto de vista de los electrones) es la misma que la anchura de la "línea" de la compuerta que se dibujó en la capa metálica. El ancho del canal es el mismo que el ancho de la difusión original.
Una de las limitaciones fundamentales de cualquier "proceso" de IC dado es cuán estrechas pueden ser las líneas de la compuerta en la capa de metal. De hecho, este parámetro es tan importante que esta medida suele ser el "nombre" del proceso. Cuando lea acerca de la última CPU realizada en, digamos, un "proceso de 32 nm", esto significa que el ancho mínimo de la puerta (longitud del canal) en este proceso es de 32 nanómetros.
Lea otras preguntas en las etiquetas digital-logic semiconductors