Estoy intentando crear un ADC flash de 0-5 V de 3 bits con dos amplificadores cuádruples opcionales TL074 y un codificador de prioridad baja activa 74LS148.
El circuito es bastante simple. 8 resistencias de 100K están conectadas en serie entre 0V y + 5V, con cada nodo conectado a la entrada inversora de uno de los 7 amperios operativos, proporcionando 7 voltajes de referencia para los comparadores, igualmente distribuidos entre los rieles de suministro. La entrada está conectada a las entradas no inversoras de los 7 amplificadores operacionales. Los amplificadores operacionales también se suministran desde 0V y + 5V. La salida de cada amplificador operacional se encuentra en aproximadamente + 1.4V hasta que la entrada supera su respectivo voltaje de referencia, en cuyo punto se ajusta hasta aproximadamente + 3.6V.
Mi pensamiento fue que estas podrían controlar directamente las entradas del 74LS148 (1 - 7, en orden inverso, con la entrada 0 a tierra). Si interpreto los voltajes a mano de acuerdo con la tabla de funciones del 74LS148, debería obtener la salida (activa-alta) que deseo. Sin embargo, parece que las entradas de los amplificadores operacionales se ven siempre como altas, incluso cuando están en el estado bajo de + 1.4V. (Veo fallos ocasionales en los que las salidas saltan a un estado que no es alto).
¿Eso es + 1.4V simplemente por encima o demasiado cerca del umbral lógico para la familia 74LS? La investigación sugiere que no, pero tal vez leo algo mal? O, ¿son las clavijas de salida del TL07x tal vez incapaces de acumular suficiente corriente para impulsar las entradas 74LS bajas? ¿O es algo más?
Tenga en cuenta que también tengo suministros de -12 V y + 12 V disponibles en este circuito, en caso de que sea necesario cambiar los rieles de suministro del amplificador operacional.