Estoy confundido con el significado de dimensionar la puerta lógica. Necesito dimensionar una puerta lógica utilizando el método de esfuerzo lógico. Busqué en línea que el significado de dimensionamiento usando el esfuerzo lógico significa calcular el retraso, pero pensé que necesitaba encontrar la medida del ancho de los transistores nmos y pmos.
Su asignación es minimizar el retraso cambiando los tamaños de los transistores NMOS y PMOS (manteniendo constante la relación de ancho PMOS / NMOS para cada compuerta para mantener los saldos de los tiempos de subida / caída). No calcula exactamente el retraso, ya que depende de parámetros de proceso específicos.
¿Tiene algunos ejemplos para trabajar en su libro o de su instructor? Si algo en los ejemplos es confuso, puede preguntar aquí.
El tamaño de un inversor, por ejemplo, por un factor 2 significa que usted hace que tanto el NMOS como el PMOS en el inversor sean 2 veces más anchos. Esto se comportará de la misma manera que los dos inversores estándar (1x) en paralelo.
Un inversor 2x tendrá una salida 2 veces más fuerte, lo que significa que puede cargar / descargar la carga en su salida (entradas de otras puertas) 2 veces más rápido.
Así que digamos que un inversor 1x puede manejar 10 entradas a una velocidad máxima de 100 MHz, luego, un inversor 2x puede manejar esas mismas 10 entradas a 200 MHz o puede manejar 20 entradas a 100 MHz.
Eso es más o menos la idea.
Lea otras preguntas en las etiquetas transistors logic-gates