Problema de terminación del bus SPI

9

He estado trabajando en un proyecto en el que un maestro OMAP Linux SPI interactúa con 6 periféricos esclavos SPI (convertidores 5x A / D y magnetómetro único).

Puedo configurar la frecuencia del reloj SPI y he experimentado con 50 kHz, 100 kHz y 1MHz.

Adjunté un diagrama de cableado / placa que muestra la longitud del maestro SPI y todos los periféricos. La longitud del bus SPI (todas las longitudes de cable) lejos del maestro es de aproximadamente 970 mm para mi caso experimental.

Elproblemaqueheencontradoesquelacomunicacióncon1periféricofallaamedidaqueagregomásdelosotrosperiféricosenelbus.Inclusosilacomunicaciónllegaalmagnetómetroenelextremoopuestodelbus,lacomunicaciónconlosconvertidoresA/DenelotroladofallahastaquesequitaeltalóndelarnésdelmagnetómetroyluegoseretornalasecciónA/D.

Heleídounpocoaquí: Consideraciones sobre la terminación del bus SPI y aquí: Comunicación de corta distancia de Junta a Junta

donde se recomienda colocar un RC LPF lo más cerca posible de cualquier nodo conductor, por lo que SCLK y MOSI están en el lado maestro y cada una de mis señales 6x MISO / SOMI. He visto un enfoque similar realizado para USB con la red 47pF / 27R RC. Mi intención es probar esto en mi circuito en un esfuerzo por reducir la transición de borde rápido de borde afilado ~ 100nsec.

¿Es este el procedimiento correcto que estoy siguiendo aquí al agregar un RC LPF? Esto parece realmente inestable, ¿hay mejores prácticas? Vi una nota de la aplicación de TI en la que hablan sobre la extensión de SPI para distancias de bus más largas. ¿Es esta una solución adecuada aquí o mi problema simplemente es uno de los armónicos de alta frecuencia de la transición de borde de alta velocidad? enlace

Gracias, Nick

    
pregunta shraken

1 respuesta

5

Es difícil responder a esto sin todos los detalles, pero aquí hay un aspecto genérico del problema que creo que también puede ser el tipo de respuesta más útil para este sitio.

Las redes de nodo múltiple siempre deben ser simuladas. Son tan difíciles de predecir. Y tardó aproximadamente 3 minutos en ver que su diseño tal vez no era óptimo.

Aquí está la configuración de simulación para el reloj del maestro a todos los dispositivos esclavos (los valores son solo estimaciones aproximadas, como sería el caso si hiciera esto antes de construir algo):

Yelgráficodesimulaciónresultante(ignoramosquéesqué,unidades,etc.,yaqueobviamentenovalelapenaconstruirlo):

La primera idea que viene a la mente es una cadena de margaritas de todas las entradas y una simple terminación en paralelo. Un esquema de sobrevuelo si quieres. Esto se ve así en la configuración de simulación:

Yelgráficoderesultadossevemuchomejor:

Si puede vivir con el mayor consumo de energía de la terminación de la antena y la reducción de la variación de voltaje en las entradas de reloj de los diversos dispositivos y ... (solo usted conoce las restricciones reales) ... entonces alguna variación de esto puede En realidad vale la pena construirlo.

Hay otras soluciones que podrían funcionar, pero la clave es entender que las redes de múltiples nodos no son fáciles de predecir. Los 5 minutos de simulación aquí antes de construir algo pueden ahorrar mucho tiempo después. Desafortunadamente, este tipo de simuladores no son baratos.

Estoy usando Cadence SigXplorer aquí. Se aplica el descargo de responsabilidad habitual: sí imparto clases sobre integridad de la señal y, a menudo, tengo licencias de software de patrocinio de Cadence o Mentor para esas clases.

    
respondido por el Rolf Ostergaard

Lea otras preguntas en las etiquetas