¿Por qué las capacitancias no deseadas son un problema para el diseño de chips?

1

Entiendo que a medida que aumenta la frecuencia de reloj de un chip, surgen algunos problemas. Probablemente, los problemas más conocidos son los relacionados con el llamado "muro de alimentación", que alude al hecho de que la disipación térmica se convierte en un problema cuando el reloj alcanza un umbral determinado. Sin embargo, hay algo más que no entiendo: a medida que aumenta la escala de integración del chip (es decir, su densidad), las distancias entre los cables internos (las pistas, en realidad) se acortan, lo que aumenta las capacidades y limita la velocidad del reloj, ¿no? ¿Pero de qué manera las capacitancias inhiben las frecuencias más altas? Para citar Stallings:

  

La velocidad a la que los electrones pueden fluir en un chip entre transistores está limitada por la resistencia y la capacitancia de los cables metálicos que los conectan; específicamente, el retraso aumenta a medida que aumenta el producto RC. A medida que los componentes del chip disminuyen de tamaño, las interconexiones de los cables se vuelven más delgadas, lo que aumenta la resistencia. Además, los cables están más juntos, lo que aumenta la capacitancia.

Aunque no soy un ingeniero, puedo decir por qué los conductores más delgados son malos para el diseño de chips. Pero no tengo ni idea de por qué las altas capacitancias pueden ser un problema. ¿Puede un buen samaritano aclararme eso, por favor?

    

2 respuestas

3

Una mayor capacitancia dentro del IC tiene varios efectos, entre ellos:

1) Degradación de la señal. Un pulso agudo que pase por un filtro RC saldrá "menos agudo". Es decir, si tuviera un tiempo de subida rápido en la entrada del RC, en su salida, el tiempo de subida será más lento. Si es más lento, puede crecer no lo suficientemente rápido como para que el extremo receptor reconozca un cambio de '0' a '1' o viceversa en el tiempo (*) (un conductor entre un transmisor y un receptor puede modelarse como una resistencia en serie y un condensador paralelo en la terminación, por lo tanto el RC).

2) Crosstalk. La capacitancia entre conductores es una de las causas de la interferencia. La comunicación cruzada significa que el cambio de datos en un conductor afecta los datos en un conductor vecino. Esto puede dañar los datos o al menos empeorar su relación señal / ruido.

(*) Los circuitos digitales cambian todo el tiempo con los relojes rápidos. Si una señal se ralentiza debido a la capacitancia en el conductor, es posible que no cambie lo suficientemente rápido para el receptor y que el siguiente impulso de reloj muestre un valor incorrecto de la señal de "desaceleración".

    
respondido por el Claudio Avi Chami
1

Fórmula clave para el consumo de energía:

$$ SignalPower = Frecuencia * Capacitancia * Voltaje * Voltaje $$

La resolución más fina permite FET más pequeños, por lo que el FET de línea base tendrá menos corriente de salida.

La resolución más fina permite FETS más pequeños, que al ser más pequeños en todas las dimensiones requieren un tiempo más corto para que los electrones crucen de la Fuente al Drenaje; esto produce un retardo de propagación más rápido y permite velocidades de reloj más rápidas.

La resolución más fina permite un mejor empaquetado de la metalización, lo que aumenta las capacidades de las paredes laterales de los buses MCU (esas 16 carreteras de datos de ancho o 32 de ancho).

Por lo tanto, tenemos un éxito TRIPLE: más capacidad, mayor frecuencia de reloj MCU, pero transistores más débiles.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas