¿Por qué es necesaria una señal de control MemRead para el elemento Memoria de datos si cada vez que no se desea la salida Leer datos se multiplexará? a través de MemtoReg ?
No tendría MemRead siempre habilitado, solo causa que Leer datos siempre genere lo que esté almacenado actualmente en la dirección de destino, de modo que esté disponible para usarlo si es necesario, o ¿Se ignora si no se requiere a través del multiplexor?
¿La Memoria de datos , siendo secuencial, solo se ejecuta en el límite del reloj y no puede completar dos tareas a la vez de esta manera? ¿No es cierto que los elementos combinacionales como la ALU siempre dan salida f (entrada1, entrada2) independientemente del borde del reloj?