CAS Latencia y RAM estática (SRAM)

Las RAM tanto estáticas como dinámicas contienen matrices de celdas de memoria con filas y columnas, y en teoría, no hay nada que le impida implementar una RAM estática utilizando un bus de direcciones multiplexado y, por lo tanto, necesita las señales RAS / CAS para administrar el acceso. Pero en la práctica, nadie lo hace por dos razones principales:

• La complejidad mucho mayor de una celda SRAM significa que los chips SRAM tienen mucho menos almacenamiento que los chips DRAM y no se puede lograr un gran ahorro al multiplexar las líneas de dirección porque no hay tantos.

• SRAM se usa a menudo cuando se necesita una velocidad más rápida que la que se puede lograr con DRAM, como las memorias caché en el chip, y el uso de un bus de direcciones multiplexado ralentizaría la memoria y perdería la mayor parte de la ventaja de utilizando SRAM.

RAS y CAS también se utilizan en el proceso de actualización requerido por DRAM, donde se actualiza una fila completa a la vez. La dirección de la fila se puede suministrar externamente en algunos modos de actualización, mientras que la dirección de la columna permanece bloqueada.

SRAM normalmente no utiliza un bus de direcciones multiplexado. Si desea manejar uno desde una interfaz diseñada para DRAM, deberá realizar la demultiplexación externamente. RAS y CAS se utilizarán para habilitar los latches que contienen los bits de dirección durante la duración del ciclo de memoria. CAS también se utilizará para habilitar el chip SRAM después de que todos los bits de dirección estén estables.