Conexión del pin de alimentación IC para inmunidad al ruido y desacoplamiento

9

Se ha hablado mucho sobre otras preguntas y respuestas sobre cómo conectar el desacoplamiento. Condensadores a un IC, lo que resulta en dos enfoques completamente opuestos al problema:

  • (a) Coloque los condensadores de desacoplamiento lo más cerca posible de los pines de alimentación del IC.
  • (b) Conecte los pines de alimentación IC lo más cerca posible de los planos de potencia, luego coloque los condensadores de desacoplamiento lo más cerca posible, pero respetando las vías.

Deacuerdocon[ Kraig Mitzner ], la opción (a) es preferible para los IC analógicos. Veo la lógica detrás de esto, ya que la inductancia de la vía y el condensador de desacoplamiento forman un filtro LC de paso bajo que mantiene el ruido alejado de los pines del IC. Pero de acuerdo con [ Todd H. Hubbing ], opción (a):

  

[...] suena como una buena idea hasta que aplica algo realista   Números y evaluar las compensaciones. En general, cualquier enfoque.   Eso agrega más inductancia (sin agregar más pérdida) es una mala   idea. Los pines de alimentación y tierra de un dispositivo activo deben   Generalmente se conecta directamente a los planos de potencia.

En cuanto a la opción (b), [ Kraig Mitzner ] (el autor de la figura anterior) dice que Es preferible para los circuitos digitales, pero no explica por qué. Entiendo que en la opción (b) los bucles inductivos se mantienen lo más pequeños posible; pero aún así, permiten que el ruido de conmutación del IC se introduzca fácilmente en los planos de potencia, que es lo que quiero evitar.

¿Son correctas estas recomendaciones? ¿En qué razonamiento exacto se basan?

EDITAR: considera que la vía desde los cables IC al capacitor y las vías se mantienen lo más cortas posible. Se muestran en la figura como trazos largos solo con fines ilustrativos.

    
pregunta andresgongora

2 respuestas

6

Al ejecutar algunas simulaciones básicas con valores exagerados, es evidente que terminas intercambiando altura de pico frente a altura de anillo.

ConelcircuitoA,obtienesmenospicosenelpinICVccymásanillos,yconelcircuitoB,ocurrelocontrario.

TengaencuentaquelacorrienteenlatrazaalcapacitorenelcircuitoBseinvierte.

LaotraopciónquenohamostradoescolocarelplanodepotenciadebajodelICparaquelaslongitudesderastreoseaniguales.Estotedalomejordeambosmundoscomosemuestraenlaterceratrama.Unavezmás,aunquelacorrienteenlalíneadelímiteseinvierte.

Deesasgráficas,enrealidaddiríaqueelcircuitoAesmejorparalosdigitales,yaquelosbordesdeestímulosonmásproblemáticosquelaondulación,yelcircuitoBesmejorparaelanálogo.Enúltimainstancia,Ceslomejor.Perocuandosetratadetérminoscomo"mejor", la opinión entra en juego.

En última instancia, sin embargo, de cualquier forma, es necesario mantener el condensador y la vía tan cerca del pin como mínimo trazas entre ellos para minimizar la inductancia del trazo. Por ejemplo, usando la almohadilla apretada / combinación de vías como se indica en la respuesta de Peufeu.

    
respondido por el Trevor_G
6

Para la inductancia más baja, coloque la vía al plano de tierra en el lado de la tapa en lugar de al final de una traza delgada. Puedes poner dos vías, una en cada lado, es aún mejor.

(leala fuente )

Ahora, teniendo en cuenta el circuito que se muestra, el IC está en el paquete SOP o SSOP, lo que significa que hay más de 5 nH de inductancia de enlace y de bastidor de plomo dentro del paquete. Un nH adicional de inductancia de traza en la línea eléctrica no importará. Si se trata de un chip digital, el desacoplamiento del plano óptimo se logrará con las huellas a la derecha de la imagen, y puede conectar el pin de alimentación del IC a la almohadilla de la tapa.

Si este es un chip analógico sensible en un plano digital, entonces agregar una resistencia y / o una ferrita antes de la tapa es una idea mucho mejor.

    
respondido por el peufeu

Lea otras preguntas en las etiquetas