¿Puedo usar una puerta AND antes de una entrada de reloj?

Navega tus respuestas
1

¿Puedo usar una puerta AND con una entrada de reloj? Por ejemplo, en la imagen de abajo, tengo un flip-flop D de borde positivo. Estoy usando una puerta AND con la entrada Select_chip y la entrada Clock, pero no estoy seguro de si esto funciona. Cuando el reloj se asigna a un botón pulsador, el botón comenzará en alto, y luego, cuando lo presione, irá de bajo a alto, lo que provocará un borde positivo. Pero con una puerta AND, no parece funcionar en mi mente ...

EDITAR: Lo pensé un poco más, digamos que Select_chip siempre estará en ALTO, luego, si el botón para el Reloj comienza en alto, y si presiono el botón, la salida de la puerta AND será baja ya que "Write_enable / Clock" bajará, las entradas en el flip flop cambiarán de alta a baja, y luego, cuando el botón vuelva a activarse, Write_enable será alto, lo que hará que la salida de la compuerta AND sea alta, por lo tanto, cambiará el Clk del flipflop de bajo a alto causando un disparador de borde positivo.

¿Mi lógica es correcta? No estoy seguro.

    
pregunta devbrs

1 respuesta

6

El esquema de denominación en las primitivas de su imagen sugiere que este diseño está diseñado para implementarse en un FPGA.

Si este es el caso, no se recomienda activar una red de reloj. Los elementos lógicos sincronizados en un FPGA generalmente solo pueden sincronizarse mediante redes de reloj dedicadas. Estas redes solo están disponibles en números muy limitados (es decir, ¡quizás una docena en todo el chip!). La creación de instancias de lógica que pasa una señal de la lógica combinada a un reloj generalmente resultará en el uso de una de estas redes para esa señal, lo que hace que no esté disponible para otra lógica en el chip.

Para evitar esto, la mayoría de los FPGA harán que los primitivos lógicos estén disponibles con señales de "habilitación" de lógica combinacional separadas. (Xilinx llama a los suyos FDCE / FDPE / FDRE / FDSE dependiendo del estado en el reinicio, y Altera llama a los suyos DFFE.) Estos elementos lógicos (más o menos) Y la señal de reloj con la señal de habilitación combinacional, dan el mismo resultado que su Esquema aquí sin los efectos perjudiciales en las redes de reloj.

    
respondido por el duskwuff

Lea otras preguntas en las etiquetas

¿Por qué funciona esto para desviar una señal de CA para la conversión A / D? ¿Cómo puedo obtener información sobre los detalles técnicos de un LED si no tengo la hoja informativa?