Diseño de tripulador de frecuencia digital

Intente crear dos nuevas señales con un circuito RC de retardo y un disparador schmitt: -

Luego use puertas OR exclusivas en las tres señales para crear la señal de salida deseada.

Si este es un diseño puramente asíncrono como usted dice, entonces necesita generar señales de temporización propias. Si esta es una pregunta de estudios universitarios, entonces la respuesta esperada es probablemente utilizar los retrasos de propagación de puertas independientes para impulsar las señales hacia arriba y hacia abajo; conecte varias compuertas (como inversores) una detrás de otra para generar señales con diferentes retardos de propagación. Luego use puertas lógicas independientes para combinar las señales retardadas en la forma de onda de salida que necesita. Esta técnica es posible con un diseño de IC completamente personalizado o mediante el uso de puertas lógicas separadas (como los IC de lógica de la serie 74HCxxx). Pero esta metodología de diseño no es posible con los FPGA porque los FPGA no tienen puertas separadas. (A menos que coloque y enrute el FPGA a mano utilizando portones de macrocélulas seleccionadas a mano cuyas propiedades conoce).

Otros métodos de diseño requieren hacer una señal de reloj, mediante el uso de algún tipo de oscilador. Luego puede usar esa señal de reloj para hacer un diseño síncrono que puede implementarse con cualquier metodología de diseño de su elección, como los FPGA. (Menciono los FPGA porque los mencionas en otra pregunta tuya).

Hice el circuito sktechd implementado en el siguiente esquema:

^{simular este circuito : esquema creado usando CircuitLab}

Implementándolo en Verilog y simulándolo en Xilinx ISE considerando que los retrasos de compuerta lleva a un resultado inferior: