Explicación para desacoplar los condensadores [duplicar]

1

Durante el tiempo más largo, se me ha indicado que instale condensadores de desacoplamiento de 100 nF entre los pines VCC y GND cada vez que coloco una placa que involucra una MCU. No pude encontrar la razón exacta de por qué son necesarios. Sin embargo, después de algunas investigaciones en línea encontré algunas razones para su uso. A continuación, explico la razón principal, según la entiendo, por la que se necesitan desacopladores de los condensadores. Me gustaría algún comentario y también me gustaría saber si esta explicación es satisfactoria o no.

Considere un pin de una MCU que tiene un solo LED conectado a través de una resistencia. Digamos que el pin cambia de bajo a alto, es decir, enciende el LED. Ahora, con el LED encendido, tomará la corriente que la MCU deberá proporcionar. A cambio, la MCU extrae más corriente (es decir, alimentación) de la fuente de alimentación, es decir, sus pines VCC y GND. Sin embargo, un repentino consumo de corriente por los pines de alimentación provoca una caída de voltaje en la resistencia de las trazas de potencia. Como la fuente de alimentación es lenta en comparación con el microcontrolador, detecta la caída de voltaje después de un tiempo y luego vuelve a cambiar el voltaje a su valor constante (ya que se comporta como una fuente de voltaje constante). Ahí es donde entran los condensadores de desacoplamiento. Cada vez que la MCU toma un pulso de corriente, el condensador se asegura de que la tensión en los pines de alimentación permanezca esencialmente constante hasta que la tensión de la fuente de alimentación se estabilice nuevamente.

Eso es todo lo que he entendido. Ahora no sé cómo calcular el valor exacto del condensador de desacoplamiento, pero me han dicho que 100nF o cualquier valor en ese vecindario es bastante seguro de usar.

Estoy esperando sus comentarios.

    
pregunta hacker804

2 respuestas

7

La inductancia parasitaria es la razón principal. Un cambio en la corriente provoca una caída de voltaje en la inductancia proporcional a la tasa de cambio de la corriente. Esto requiere una derivación que sea local al chip. De lo contrario, podríamos usar un solo condensador grande para todo el riel eléctrico.

Puede haber y hay picos de corriente incluso sin el LED debido a que los transistores cargan las capacidades internas y externas y debido a la conducción a través de pares complementarios.

Un regulador de voltaje también tiene un comportamiento similar a la inductancia, como usted nota, sin embargo, generalmente está saturado por un capacitor relativamente grande cerca de la salida del regulador.

Las capacitancias e inductancias de las que hablo son parásitas, debido a los efectos no deseados que forman parte de la construcción, incluso unos pocos cm de trazas tendrán una inductancia significativa y es fácil obtener algunas pF de capacitancia. Gran parte de la corriente promedio que un chip de CMOS digital dibuja está solo en las transiciones, cargando y descargando tales capacitancias, por lo que ocurre de forma punteada en los bordes del reloj.

No es sencillo calcular los valores apropiados porque no hay información suficiente, pero seguir las recomendaciones de la hoja de datos y las reglas generales (y un buen diseño de PCB) suele ser más que suficiente. A veces, las placas de evaluación de hojas de datos y los diseños de referencia generan un gran número de condensadores, tal vez 60 u 80 para un solo IC con valores más grandes y más pequeños en paralelo para un mejor rendimiento. La placa de evaluación Zynq 7000, por ejemplo, tiene alrededor de 150 condensadores de bypass para el chip SOC.

    
respondido por el Spehro Pefhany
0

La corriente de disparo directo de cada compuerta lógica onchip, ya que esa compuerta invierte el nivel lógico, puede ser de 100 uA por compuerta [o mucho más] para MCU de 5 voltios.

Esto se basa en Idrain = K / 2 * W / L * (Vgs-Vt) ^ 2 para un espaciado de fuente-drenaje de 1U o más.

Sea K de los FET de Nchannel más antiguos aproximadamente 100 ua / Volt ^ 2, y W / L de 10u / 1u = 10.

Todavía necesitamos el valor (Vgs - Vt) ^ 2. Suponga que la puerta CMOS está en Vdd / 2 = 5/2 = 2.5v en el nivel lógico de entrada; suponga que Vt es 0.5 voltios (aproximadamente). Nuestro resultado es (2.5 - 5) ^ 2 = 2 ^ 2 = 4.

Ahora combinemos estos valores: 100uA / Volt ^ 2 * 10: 1 * 4 voltios ^ 2 = 100 * 10 * 4 = 4,000uA; esto es 4mA por cada puerta.

Versus el 100uA que mencioné por primera vez. En verdad, el dispositivo PMOS, con mayor Vt y menor K, limitará la corriente.

Por lo tanto, 1,000 puertas de transición simultánea necesitan 4Amps de corriente de disparo. Por 1 nanosegundo. Así se cargan 4 nanoCoulombs. Con el almacenamiento de carga local de 0.1uF (que desvía el capacitor), la caída del voltaje es dV = I / C * T

dV = 4 amp/0.1uF * 1nS = 4 * 0.01 = 40 milivoltios, en cada evento de sincronización.

Este hundimiento en el VDD local (onchip) debe recargarse a cierta velocidad, por lo que los hundimientos acumulativos no reducen el VDD al nivel donde las puertas dejan de funcionar y el FlipFlops deja de almacenar bits.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas