frecuencia de reloj de 100 Mhz para una MCU de 16 Mhz

Si el chip está suficientemente sobre diseñado, podría funcionar.

Estos factores conspirarán contra él, teniendo en cuenta los factores físicos, analógicos y digitales:

• Limitaciones del dispositivo semiconductor
  • El calentamiento en las puertas CMOS es proporcional a la frecuencia de conmutación del reloj, por lo que el dispositivo puede sobrecalentarse o el ruido térmico puede ocasionar la inversión de bits
  • Es posible que los transistores no puedan cambiar lo suficientemente rápido para pasar la señal de frecuencia más alta
  • La corriente de fuga del CMOS puede causar cambios de bits
• Limitaciones del circuito de semiconductores
  • La capacitancia y la inductancia parasitarias en las interconexiones de CI pueden atenuar la alta frecuencia o causar un timbre y, en general, socavar la integridad de la señal, lo que lleva a una falla de comunicación interna.
  • Es posible que los bucles de bloqueo de fase interna utilizados para generar otros relojes internos no se estabilicen, lo que lleva al caos de tiempo
  • Es posible que los circuitos de distribución del reloj no puedan sincronizar las funciones de chip cruzado
  • Como han mencionado otros, la lógica combinacional que normalmente se espera que se complete en un cierto tiempo puede no completarse, lo que lleva a errores lógicos
  • Cuando están presentes, los dispositivos analógicos VLSI (en los condensadores de chip, resistencias) pueden tener una respuesta de frecuencia inadecuada para lidiar con señales internas de mayor frecuencia
• sistemas externos
  • Los IC externos pueden depender del reloj de la MCU y también pueden exceder sus límites
  • Un PCB no diseñado para la frecuencia más alta podría perder la integridad de la señal
  • Es probable que la MCU no tenga suficientes condensadores de desacoplamiento, por lo que puede desestabilizar el oscilador de la fuente de alimentación, experimentar "caídas de tensión" internas o interferir con otros circuitos integrados mediante la imposición de ruido en las líneas de alimentación.

No cumplirá con el tiempo para uno. Todos los caminos a través de los circuitos del chip están diseñados para ejecutarse sin errores a una cierta velocidad. Todo está programado para trabajar juntos, es parte del diseño de un chip. Si superas esa velocidad, violarás esos tiempos y comenzarás a acertar errores.

Por ejemplo, si tuvo tiempo suficiente para que una señal suba a 16 MHz antes del próximo reloj, tendrá mucho menos tiempo cuando su próximo reloj llegue a 100 MHz.

Otra cosa para pensar es el calor. Su paquete está diseñado con ciertas térmicas en mente. A medida que la mayor frecuencia de reloj aumenta su durabilidad, también puede correr el riesgo de sufrir daños.

Es una forma amplia de expresarlo de todos modos.

Los circuitos digitales típicos de alta velocidad consisten en registros cronometrados y lógica combinacional no sincronizada. Cuando las salidas del registro cambian, la lógica combinacional calcula el siguiente valor de los registros cronometrados. La lógica combinacional toma algún tiempo para alcanzar su nuevo estado correcto. Por lo tanto, debe permitir que transcurra cierto tiempo entre los bordes del reloj para que este proceso pueda completarse correctamente. Si hace overclocking a un procesador, existe el peligro de que la lógica combinacional no tenga tiempo suficiente para alcanzar su estado correcto, por lo que el valor antiguo quedará bloqueado en un registro. Esto conducirá a un comportamiento indefinido e incorrecto para el procesador. Los resultados del cálculo podrían estar equivocados. El flujo del programa puede saltar a alguna dirección impredecible e incorrecta. En resumen, si hace overclocking hasta el punto de que el procesador no funciona correctamente, es probable que no sea un mal funcionamiento agraciado o recuperable. La expresión "no cumplir con el tiempo" básicamente significa que la lógica combinacional no alcanzará su estado estable final antes del siguiente borde del reloj.