I. La mayor parte del chip de tiempo utilizará diferentes frecuencias para diferentes partes del chip. Hoy en día, incluso la mayoría de los microcontroladores básicos de 0,5 $ tienen un esquema de reloj bastante complicado (por lo menos merece un capítulo separado en la hoja de datos). Por lo tanto, la frecuencia de reloj se elegirá en bases bloque por bloque.
II. En qué etapa de la frecuencia de diseño se elige:
a) Yo diría que la mayor parte del tiempo es en la etapa inicial. Uno tendría requisitos (ejemplo: tener que decodificar video HD). Sobre esa base, se elegiría la arquitectura teniendo en cuenta las compensaciones de energía / tecnología / costo (área). Una de las salidas de la decisión de arquitectura es la frecuencia de reloj.
b) Pero algunas veces la decisión temprana es subóptima / incorrecta. Así que se están haciendo modificaciones. Sin embargo, esto puede ser costoso, ya que generalmente diferentes partes del chip están diseñadas en paralelo. Cambiar un reloj puede activar el rediseño de otro bloque (debido a la interfaz y la fuente del reloj en sí). Yo diría que por esta razón se evita esto. Por supuesto, es más fácil para un bloque cambiar la frecuencia del reloj que para otro, por lo que "su millage puede variar".
c) En la última etapa del lugar y la ruta (esta es una de las últimas etapas antes de enviar el chip a la fábrica) a veces uno puede tener problemas para cerrar el cronograma / presupuesto de potencia (es decir, hacer que el diseño funcione a una frecuencia / potencia específica) por lo que se toma la decisión de bajar la frecuencia de reloj. Esto definitivamente se evita ya que esto significa no cumplir con algunas de las especificaciones de marketing. Pero algunas veces es mejor ser más rápido en el mercado que realizar un rediseño, lo que en esta etapa será realmente costoso y consumirá mucho tiempo.
Pero hay más:
d) Algunas veces, la decisión de frecuencia de reloj se toma después de la fabricación (si ciertas disposiciones en el diseño se hacen de antemano). Debido a la variabilidad de la fabricación, algunos chips resultan mejor que otros. De lo que se puede realizar un agrupamiento, ordene los chips en función de la frecuencia máxima con la que puedan trabajar de manera confiable y véndalos más rápido con prima. Yo diría que esto es utilizado principalmente por los proveedores de procesadores de PC.
e) En ocasiones, los chips listos están sincronizados en el equipo final para ahorrar energía (popular en la unidad de control de temperatura) si la potencia de procesamiento requerida es inferior al máximo permitido desde el chip.
f) En algunos diseños modernos el reloj puede ajustarse dinámicamente. Luego, el reloj se cambia en el campo según la carga para ahorrar energía.
III. Entonces, ¿cómo se elige la frecuencia y por qué algunas veces el diseño que funciona a menor velocidad tendrá una mayor capacidad de procesamiento?
Oh, chico, hay tantas variables, así que esta es una disciplina de ingeniería en sí misma. Usted tiene en cuenta los requisitos de marketing, tecnología, costo, EMI, energía, estándares admitidos, requisitos de IO, etc., etc.
Pero, básicamente, uno puede limitarse a seguir esto: para lograr un rendimiento dado, uno puede tener un reloj más rápido (hacer las cosas en serie uno tras otro) o hacer cosas en paralelo a un reloj más bajo al costo de usar más transistores. Debido a algunos factores, principalmente el bloqueo de la tubería / la latencia de la memoria, a veces es mejor usar más transistores que un reloj más rápido.