¿Por qué está prohibido S = 1, R = 1 estado en el flip flop de RS?

Suponga que las puertas lógicas ideales (sin retraso de propagación) son así (imagen de wikipedia ):

Sabemos que la salida de la compuerta NOR es 1 si y solo si ambas entradas son 0; y 0 en caso contrario.

Cuando S = 1, Q = 1 y, por lo tanto, \ $ \ bar {Q} = 0 \ $; cuando R = 1, Q = 0 y \ $ \ bar {Q} = 1 \ $.

Pero si establece R y S en 1, tenemos que Q = 0 y \ $ \ bar {Q} = 0 \ $ al mismo tiempo. Esto contradice la relación \ $ Q = \ bar {Q} \ $. En el mundo real, una de las puertas alcanzará el estado 1 primero y el resultado será impredecible.

Para el flip-flop RS basado en NAND, se puede mostrar lo mismo cuando R = S = 0, escribiendo las ecuaciones lógicas de manera apropiada.

Afirmar S significa 'establecer la salida en 1'. Afirmar R significa 'establecer la salida en 0'. Decirle al flop que conduzca simultáneamente a 0 y 1 al mismo tiempo no tiene sentido, por lo que está prohibido.

Tener ambas entradas altas plantea dos problemas:

• Las salidas Q y / Q serán bajas, pero la lógica descendente puede esperar que / Q siempre sea lo opuesto a Q. Dependiendo de la lógica descendente, el hecho de que Q y / Q bajen puede o no plantear un problema real, pero es algo que debe tenerse en cuenta.

• Cuando la primera entrada a baja, lo hace, si la otra entrada no permanece alta hasta que los efectos del primer cambio se hayan filtrado a través del circuito, el comportamiento del circuito no estará bien definido hasta que al menos una de las entradas vuelve a ser alta.

La forma más sencilla de evitar el segundo problema descrito anteriormente es nunca hacer que ambas entradas sean altas simultáneamente o para intervalos superpuestos.