diferencia entre leer datos de fifo y el registro

2

Actualmente estoy trabajando en un diseño de hardware como parte de mi proyecto en verilog. Soy plenamente consciente de que usualmente usamos los registros para romper la ruta de datos, lo que a su vez nos ayuda a lograr el cierre de tiempo. Sin embargo, no estoy realmente seguro de si la lectura de datos del fifo tiene el mismo efecto.

Básicamente, si estoy leyendo datos directamente desde el fifo y enviándolos a otro módulo, ¿necesito registrar los datos para romper la ruta de datos o fifo se encargará de esto?

Gracias.

    
pregunta prerna

1 respuesta

1

Rompe la ruta de tiempo de la misma manera que lo hace un registro (suponiendo que el FIFO está diseñado proerly), pero también tiene que tomar en cuenta los tiempos de configuración y retención del mismo FIFO. Por lo general, los tiempos de configuración, retención y de reloj a salida de los flip-flops estándar son mucho mejores que para los módulos de RAM de bloque que normalmente se usan para crear FIFO. Esto significa que aún puede tener problemas de temporización si, por ejemplo, el retardo de reloj a salida de la memoria RAM del bloque en el FIFO es grande. Es posible que aún deba agregar flip-flops a la entrada y / o salida del módulo FIFO para mejorar el rendimiento de temporización.

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas