Actualmente estoy trabajando en un diseño de hardware como parte de mi proyecto en verilog. Soy plenamente consciente de que usualmente usamos los registros para romper la ruta de datos, lo que a su vez nos ayuda a lograr el cierre de tiempo. Sin embargo, no estoy realmente seguro de si la lectura de datos del fifo tiene el mismo efecto.
Básicamente, si estoy leyendo datos directamente desde el fifo y enviándolos a otro módulo, ¿necesito registrar los datos para romper la ruta de datos o fifo se encargará de esto?
Gracias.