¿Qué significa “controlar el reloj”?

Para "poner puerta al reloj" significa poner una puerta lógica en la línea del reloj para encenderla o apagarla.

^{simular este circuito : esquema creado usando CircuitLab}

Los diagramas de arriba muestran y AND y OR se usan para controlar el reloj. Una fuerza el reloj bajo la otra alta.

Para evitar pulsos de reloj que sean 'demasiado cortos', ya sean altos o bajos ("pulsos runt"), debemos asegurarnos de que:

• La señal de control para la puerta AND debe cambiar solo cuando el reloj está bajo .
  
• La señal de control para la puerta OR debe cambiar solo cuando el reloj está alto .

Los relojes cerrados son muy útiles para reducir la potencia en CMOS ya que la lógica se mantiene 'silenciosa' mientras el reloj se detiene. Encontrará que las herramientas de síntesis modernas tienen una opción especial para insertar la sincronización del reloj automáticamente.

^{simular este circuito}

Arriba hay dos circuitos que generan un reloj cerrado con seguridad. Los circuitos se basan en el hecho de que hay un pequeño retardo (de reloj a Q) para que la señal de control salga del registro. Así, la señal de control cambia en la puerta cuando el reloj tiene una polaridad conocida.

La conexión, en este contexto, significa pasar una señal a través de una puerta lógica para controlarla.

Pasarlo a través de una entrada de una puerta AND de 2 entradas permite que un bit de control en la otra entrada fuerce la salida de la puerta AND a un nivel bajo o deje que la señal pase y salga. Una puerta similar puede realizar una función similar, con la señal siendo forzada o dejada pasar.

Así que marcar un reloj significa forzarlo a bajo / alto o dejarlo pasar.

No cerrar los relojes es un buen consejo. Se puede hacer, con cuidado y comprensión a fondo de las posibles consecuencias. Esto incluye la metastabilidad cuando se toman señales sincronizadas en el dominio de reloj cerrado y los peores resultados de la síntesis / diseño controlados por tiempo.

Pero casi siempre hay otras formas de lograr el mismo control sobre un circuito como activar el reloj, sin todos estos riesgos y penalizaciones.

Significa:
No utilice una puerta AND u OR (o un término combinatorio más complejo) para derivar una señal de reloj de otra señal de reloj.

El motivo de esa regla es que las condiciones de carrera entre las múltiples entradas del término combinatorio pueden causar múltiples bordes de reloj ( fallos) donde espera solo un borde del reloj.

Para alta velocidad, implica no agregar puertas lógicas que agreguen retardo de propagación al reloj, ya que puede causar condiciones de carrera al trabajar con datos usando el reloj original.