He estado leyendo Fundamentals of Digital Logic de Vranesic, y aunque repasa la sintaxis de Verilog, realmente no dice cómo usar ninguna de las herramientas disponibles para Verilog.
Parece que no hay ningún IDE para escribir Verilog. Estoy acostumbrado a la programación en lenguajes como C, C ++, Java, etc., y todos estos me permiten compilarlos con un IDE / terminal y veo una salida de lo que he escrito. No entiendo lo que se supone que es la salida de Verilog.
Por ejemplo, digamos que quería escribir un módulo para una puerta AND:
module andGate(x, y, z);
input x, y;
output z;
assign z = x & y;
endmodule
¿Cómo sabría que esto es correcto? ¿Hay alguna consola con la que pueda interactuar, donde pueda aplicar hi / lo a las entradas y ver que realmente funciona como una puerta AND?
Si hay algún programa que puedas recomendar para Linux, realmente lo apreciaría. Además, solo soy un aficionado, por lo que no tengo ninguna razón real para comprar una licencia comercial / software.
