En un artículo sobre FPGA con radiación intensa encontré esta frase:
"Otra preocupación con respecto a los dispositivos Virtex es la mitad de los pestillos. La mitad Los cierres se utilizan a veces dentro de estos dispositivos para internos constantes, ya que esto es más eficiente que el uso de la lógica ".
Nunca he oído hablar de un dispositivo FPGA primitivo llamado "medio enganche". Por lo que entiendo, suena como un mecanismo oculto para "generar" un '0' o '1' constante en las herramientas de backend ... ¿Alguien puede explicar qué es exactamente un "medio pestillo", especialmente en el contexto de los FPGA, y cómo pueden usarse para guardar la lógica?
EDITAR: El documento donde encontré este era Una comparación de los FPGA con radiación dura y tolerante a la radiación para aplicaciones espaciales
