¿Alguien sabe cuál es el bloque xilinx para obtener una lógica de tres estados?
¿Alguien sabe cuál es el bloque xilinx para obtener una lógica de tres estados?
Si te refieres a 0/1 / Z, que asumo de las etiquetas, eso está en la IOB. Los tri-estados internos no están en las familias actuales de FPGA. Consulte la documentación de Xilinx o cualquier libro VHDL / Verilog.
Específicamente para responder al comentario de trayres, hay tri-estados externos (IOB), pero no tri-estados internos.
Si estás programando Verolog, usa una construcción como esta:
output = (pushpull) ? logiclevel : 1'bZ;
donde pushpull de 1'b1 indica que el nivel lógico (1'b1 o 1'b0) debe eliminarse, y pushpull de 1'b0 indica que la salida debe ser alta-z.
Lea otras preguntas en las etiquetas fpga digital-logic xilinx tri-state xilinx-system-generator