¿Cómo protege un circuito de sujeción de diodo contra sobretensión y ESD?

10

Siempre veo este circuito cuando se habla de protección contra sobretensiones o ESD (¿este circuito cumple ambos o solo uno?):

Sin embargo, no entiendo cómo funciona. Digamos que pongo 20V en Vpin.

Entonces, Vpin tiene un mayor potencial que Vdd, por lo que la corriente fluye a través del diodo. Pero el voltaje en el nodo Vpin todavía es de 20 V y el IC aún ve 20 V: ¿cómo protege esto los circuitos internos? Además, si un evento de ESD alcanza los 10,000 V a Vpin, ¿cómo protege los circuitos internos?

Finalmente, ¿está el diodo D2 para protegerse contra un voltaje por debajo de Vss, o tiene algún otro propósito?

He intentado simular este circuito, pero por alguna razón no funciona.

    
pregunta tgun926

4 respuestas

6

El circuito protege contra sobretensiones y ESD sujeto a ciertas condiciones. El supuesto principal es que Vd es "rígido" en comparación con la fuente de energía en Vpin. Esto suele ser cierto para Vd = la fuente de alimentación de, por ejemplo, 1 A + con capacidad, y Vpin es una fuente de señal típica. Si Vpin es, por ejemplo, una batería de automóvil, todas las apuestas pueden estar desactivadas en cuanto a cuánto tiempo pasa antes de que se destruya D3. .

Como se muestra, la entrada Vpin está conectada a Vdd a través del diodo D3. Cualquiera de los dos - La entrada se sujetará a una caída de diodo por encima de Vd porque la fuente no tiene suficiente energía para elevar el voltaje de Vd o - Vd se elevará cerca de Vpin - solo si Vpin es mucho más "rígido" que Vd. No usualmente, o
- D3 se destruirá a medida que la fuente de energía y el sumidero se dupliquen

Es habitual agregar una pequeña resistencia - digamos de 1k a 10k entre Vpin y la unión D2 D3.

Vpin ahora debe soltar ~ = Vpin-Vd a través de la resistencia.

ESD: el mismo circuito funciona de la misma manera para ESD, que es "solo" una fuente de energía de mayor voltaje y menor energía (usted espera). Una vez más, una resistencia de entrada en serie ayuda. Aspectos como el tiempo de subida y la energía disponible y posiblemente incluso el tiempo de respuesta del diodo se vuelven importantes.

    
respondido por el Russell McMahon
12

Está olvidando que estas fuentes de voltaje son "ideales". Entonces, si su entrada es 20V directamente de una fuente, siempre será 20V.

Coloca una resistencia en serie allí y podrás ver cómo funciona.

Usé LTspice para modelar el circuito.

R1 es la resistencia de entrada para algunos pin IC.

Hice un barrido de CC de -10V a 10V con incrementos de 1V.

Como ves, cuando empiezo a pasar sobre 5.7V, R1 solo ve ~ 5.7V.

Los ESD tienen un voltaje mucho más alto y duran solo un breve momento, pero esto debería demostrar la protección.

Cuando \ $ V_ {pin} > V_ {dd} +0.7 \ $ , o cuando \ $ V_ {pin} < -0.7 \ $ , uno de los diodos comenzará a conducir. El exceso de voltaje (cualquier valor superior a 5,7 V o inferior a -0,7 V) se transfiere a tierra o de nuevo al suministro.

    
respondido por el efox29
2

"Cuando Vin > Vcc + 0.7, o cuando Vin < -0.7, uno de los diodos comenzará a conducir. El exceso de voltaje (cualquier valor superior a 5.7 o inferior a -0.7 se transfiere a tierra o regresa al suministro "Creo que esta explicación de efox29 responde bastante a tu pregunta.

Tu imagen es algo engañosa. Es de esperar que el nodo Vpin donde tiene 20V escrito nunca llegue a 20V. A medida que Vpin comienza a aumentar el voltaje (en su camino hasta 20 V), tan pronto como supere el voltaje Vdd (5 V + 0,7), el diodo D3 conducirá y enviará la mayor parte de la corriente al nodo Vdd y Vpin no lo hará. obtener más alto en el voltaje.

Del mismo modo, D2 ajustará la tensión de Vpin para que no sea inferior a Vss

    
respondido por el user158323
2

La prueba ESD puede ir hasta + 8kV o hasta -8kV. Cuando ocurre una descarga de + 8kV, la corriente fluirá a través de D3 e intentará neutralizarse. Cuando ocurre -8kV, la corriente fluirá a través de D2.

En la aplicación del mundo real, el suministro de VDD y VSS está muy lejos. Cuando se produce ESD, el pico saltará de la traza VDD (o VSS) e interferirá con otros componentes.

Para minimizar esta característica no deseada, siempre agregue un límite máximo entre VDD y VSS; más cercano a D2 y D3.

    
respondido por el Jason Han

Lea otras preguntas en las etiquetas